This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS2560:要求考虑TAS2560 3线I2S设计

Guru**** 2390735 points
Other Parts Discussed in Thread: TAS2560

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/766587/tas2560-asking-for-the-tas2560-3-wire-i2s-design-consideration

部件号:TAS2560

大家好,
根据D/s MCLK。5.1 模式1,如果9.5 低于1MHz,则需要MCLK。 这是否意味着3Wire I2S模式,BCLK必须大于1MHz?

请查看以下3条导线I2S是否适用于TAS2560?
1. BCLK:1.024Mhz (16kHz * 32位宽度* 2通道= 1.024Mhz)
2. LRCLK:16KHz (采样率:1.6万)
3. 32位模式,RJF (位宽度)


巴西,
SHH

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    SHH,您好!

    这些时钟设置似乎正常。 还要考虑PLL的输出(PLL_CLK)必须为1024倍FS。 因此,如果LRCLK = 16kHz,则BCLK必须乘以16才能得到16kHz*1024 = 16.384MHz。

    此致,
    Ivan Salazar
    应用工程师-低功率音频和执行器