This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3104:时钟设置

Guru**** 2462580 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/762932/tlv320aic3104-clock-setting

部件号:TLV320AIC3104

大家好,

我的客户将在从属模式下使用48kHz的设备进行采样和I2S计时。

您能否回答以下问题?

时钟,

1)将MCLK与BCLK连接是否没有问题? 控制器输出BCLK并将其定向到设备的BCLK和MCLK。

2)它们将输入BCLK=FS*64 (=3.072MHz)和WCLK=FS*1(=48kHz)。 这些频率设置是否没有问题?

-电源顺序

3) AVDD/DRVDD首先上升,然后启动IOVDD是否没有问题?

  此外,是否可以反转AVDD/DRVDD和DVDD的开机顺序?

4)是否没有关机顺序建议?  

此致,

赛藤  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,赛藤山,

    请参阅我在下面的评论:

    1-可以将MCLK和BCLK连接在一起,因为此设备具有灵活的时钟树,并且可以配置为从BCLK或MCLK生成内部系统时钟。

    2-只要正确配置了内部时钟,提到的时钟频率应该是正确的。  

    3-我们建议在数据表的“电源顺序”部分中首先启动IOVDD,但由于此设备具有强大的电源系统,因此它不应导致先启动AVDD/DVDD的问题。 请记住,只要设备处于重置状态,电源顺序就会灵活,直到提供所有电源并达到预期水平。  

    4-对于断电,建议先将ADC/DAC静音,然后将其关闭。 之后,编解码器可以断电。  

    此致,

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Diego,

    感谢您的回答。
    此外,我想补充一些问题。

    5-您能否与我分享下面引脚的内部上拉,下拉和齐纳信息?
    MCLK
    BCLK
    WCLK
    dout
    DIN
    右行和左行输出(+/-)
    重置

    6-我的客户对MCLK的宽频率范围很好奇。 尽管MCLK频率超过12MHz (如数据表中所述)较为流行,但此设备支持的频率低于此类频率
    常用频率。 您能解释一下为什么此设备可以支持如此低的频率吗? 而且,使用MCLK (例如3MHz)的低频是否有任何缺点或风险?

    此致,
    赛藤
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,赛藤,

    您正在请求的PIN详细信息在我们目前拥有的文档中不可用,这是一个相当旧的设备,因此要找出 内部结构可能很复杂。

    数据表中的MCLK频率注释是指此设备在管理宽MCLK输入频率范围时所具有的灵活性。 只要正确设置内部时钟设置,使用低至3MHz的MCLK就不会有问题。

     此致,

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的反馈。

    此致,

    赛藤