This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM4.9352万:启动问题

Guru**** 2463330 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/769441/lm49352-startup-issues

部件号:LM4.9352万

大家好,

我有一位客户正在使用 LM4.9352万,并且遇到了一些设备配置问题。 应用程序描述如下:

我们使用LM4.9352万RL在扬声器上携带/收听通过I2S发送的音频信号。
它将通过I2S在端口1上发送信号。 然后,应在LS输出处将其作为模拟信号输出。

该应用程序将通过I2S从端口1到DAC,并通过放大器从DAC到LS输出。

配置通过I2C进行。

通过I2S传输的音频信号(文件)具有以下属性:
BitWidth =每字16位
采样率= 16KHz
格式=立体声
主控时钟Hz = 125 *采样率

我们已连接至LS另一D类放大器

配置:
MCLK输入为50MHz ->需要PLL时钟,PMC才能达到约300kHz 


注册配置

注册

备注

 

 

 

0x00

0x03

芯片和PLL启用

0x01

0x02

MCLK = 50MHz

0x02

0x50

 

0x03

0x00

输入PLL = MCLK

配置PLL-时钟
输出=(FN*N)/(M*P1)
Fin = 50MHz
M = 10.5
N = 32
P = 12.5
->输出= 12.19 MHz

0x04

0x14

M =(PLM+1)/2 =(20+1)/2 = 10.5

0x05

0x20

 

0x06

0x00

N = PLL_N + PLL_N_MOD = 32 + 0 = 32

0x07

0x18

P1 =(PLL_P1 + 1)/ 2 =(24 + 1)/2 = 12.5

0x08

0x18

P2 =(PLL_P2 + 1)/ 2 =(24 + 1)/2 = 12.5

0x10

0x03

DAC -> LS

0x14

0x40

LS_LEVEL = 4dB

0x15

0x00

 

ADC wrd nicht benötigt

0x20

0x00

 

0x21

0x00

 

0x30

0x30

PLL_Output1 = 12,19 MHz

0x31

0x05

Teiler = 3 -> ADC时钟= 4 MHz

0x40

0x00

 

0x41

0x00

 

0x42

0x00

 

0x44

0x09

位0和位3 = 1

0x45

0x10

 

0x50

0x06

也尝试了0x07和0x01

0x54

0x1b

SDI和SDO的每字16位

0x55

0x02

 

0x56

0x02

 

0xA8

0x7f

 

0xA9

0x7f

 


请检查寄存器配置,如果有什么突出的地方,请告诉我。

此致
Mihir
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    米希尔

    让我来看看,明天结束前,我会回复您。

    此致,
    -Steve Wilson
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    米希尔

    我看不到您的信号路由有任何问题,当您设置寄存器0x10时,您看到D类输出开始切换吗?

    我注意到的一点是,您的时钟没有真正同步。如果您使用125 OSR进行16kHz的频率,那么您需要在DAC CLK上接近4Mhz

    请尝试以下PLL值:

    M= 12.5
    N = 36
    NMOD = 0
    P = 12

    这将满足PLL限制,并为您提供一个漂亮的4MHz时钟。

    我想知道的另一件事是您的音频总线配置是什么。 如果50MHz时钟与I2S时钟无关(我想是这样),您将获得重复的示例,这可能也会导致问题或导致性能下降。请参阅以下应用报告:
    www.ti.com/.../slaa469.pdf

    您可以使用PLL的端口1时钟,如果您的端口1时钟为16kHz,16位,则端口1时钟将为512khz,正好在PLL限制内。

    首先尝试上述值。

    此致,
    -Steve Wilson
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    米希尔

    运气好吗? 如果您仍有问题,请告诉我。
    -Steve Wilson
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Steve,

    客户通过将MCLK从50MHz降低到12.2Mhz来解决问题。 感谢您的支持!

    此致

    Mihir

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    米希尔

    有趣的是,50MHz是MCLK输入的限制,但是PLL应该能够处理它。 他们最终是否尝试了我建议的PLL值?

    此致,
    -Steve Wilson