[参考译文] PCM1863：从机模式下GPIO的SCK输出

你好，Jeff-San，

感谢您的迅速而准确的回答。

我们将与客户合作，继续开发EE产品。

此致，

Mochizuki

你好，Jeff-San，

我们仍在努力从GPIO1引脚获得PLLed SCK输出。

有两个测试结果，请查找随附的脚本。

 e2e.ti.com/.../Test-SCKO-PLL.xlsx

测试1：

PLL分配器为“CLKDET自动设置”。

例如FS=44.1kHz，64BCK，P=1，R=2，J=16， D=0，PLL输出为2048Fs=90.3168MHz。3168。

DSP1=1/4，DSP2=1/8，ADC=1/16和SCK OUT=1/16=128fs=5.6448MHz预期为来自GPIO1输出的SCK。

对于GPIO1输出内部SCK，AS 0x10设置为0x35。

但0x14读取0x00 GPIO1 input status=0，导致GPIO1没有时钟输出。

测试2：

在这种情况下，我们将SCK输入与BCK和LRCK连接在一起，它是从属模式，但没有PLL。

然后0x14读取0x02 GPIO1输入状态=1，GPIO1上存在SCK输出。

您能否查看我们的脚本并建议我们如何在启用PLL时从GPIO1获得SCK输出？

此致，

Mochizuki

您好，Mochizuki，

我可以查看并尝试找出问题所在。 我将在下周初回到这里。 为了保存账簿，请在回复之前等待我的回复。

谢谢！

Jeff

您好，Jeff：

噢！ 它将对本产品的时钟树产生相当大的影响。

在系统中，音频数据接口设备可以提供BCK和LRCK，这就是我们应该使用ADC从属模式的原因。

如果PCM186x不能在从属模式下分发PLLed SCK，是否有任何其他替代ADC设备可以支持I2S从属模式和PLL并分发SCK？   

TLV320ADC5140是如何实现的？

此致，

Mochizuki

很遗憾，这不是我能找到的功能。 通常，PLL时钟是为驱动特定系统而计算的，而不是输出到另一个系统。  

即使在主模式下，您也可以设置BCLK和FCLK的比率，以匹配您需要的任何配置。 这稍微有点不方便，但如果PLL输出至关重要，这就是您必须执行的操作。

据我所知，您需要PLL时钟输出来驱动PCM DAC？ PCM DAC也具有PLL，并且可以通过两个器件之间的共享MCLK计算其自己的系统。 这可能会使两个设备都成为从属设备。

此致，

Jeff