[参考译文] TLV320ADC3001：非恒定主机DSP时钟

admin

Other Parts Discussed in Thread: TLV320ADC3001

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/596366/tlv320adc3001-non-constant-host-dsp-clock

我们正在考虑在DSP模式下的应用中使用TLV320ADC3001。我们知道，主机处理器不能生成恒定位时钟，因为它会在读取和旋转缓冲区之间停止时钟。它将能够保持大致的数据速率，但TLV320ADC3001将如何处理非恒定位时钟？是否有可吸收一些抖动的输出缓冲区？当这些缓冲区超限或欠载时会发生什么情况？或者，它是否需要一个恒定的位时钟和系统时钟的完美倍数才能避免出现问题？

8 年多前

0 admin 8 年多前

TI__Guru**** 2346950 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Lane，

欢迎来到E2E，感谢您对我们的产品感兴趣！

通常，建议为TLV320ADC3001提供有效的位时钟以及稳定的I²S Ω 时钟，应符合数据表中指定的时钟比率。 ADC的I²S接口需要有效的时钟来传输数据输出；但是，当时钟缺失时(如本应用中所示)，设备将停止流式传输数据，直到提供有效时钟。

此致，

-Diego Mel é ndez López ñ a
音频应用工程师

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] TLV320ADC3001：非恒定主机DSP时钟