This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SRC4392:当 I2S 时钟为静默时、SRC 弹出

Guru**** 2484145 points
Other Parts Discussed in Thread: SRC4392

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1105506/src4392-src-pops-when-i2s-clocks-are-silent

部件号:SRC4392

我们在产品中使用 SRC4392。 这是一个很棒的芯片。

我们有这种信号路由情况:

外部 SBC I2S 主站->端口 A I2S 从站-> SRC ->端口 B I2S 主站->本地 SBC

您可以在此处看到一个 schemic 片段: e2e.ti.com/.../src4392-input-receiver-troubles-part-2

换言之,信号路由如下所示:

外部 SBC 用作 I2S 总线主控。 外部 SBC 具有到 SRC 4392端口 A 的直接 I2S 链路。SRC 是来自端口 A 的输入、输出到端口 B。端口 B 是运行我们软件的 SBC 的输入。

我们发现、如果端口 A 的 I2S 存在外部 SBC 提供的时钟、则一切运行都很完美。

当我们停止外部 SBC 上的音频时、其 I2S 时钟将停止。 外部 SBC 正在运行 Linux、我们无法控制其 DAPM 和时钟启动/关断。 当外部 SBC 的 I2S 时钟停止时、信号链会定期发出咔嗒声。 我们无法进行此点击、因为我们是专门的音频产品。

我们已经研究了状态寄存器0x0A、0x0B 和0x0C、以指示 SRC 的 I2S 信号何时就绪、但它指示 I2S 信号何时开始、而不会再次指示。 我们无法 不断写入 0x0B 寄存器以尝试重新启动监控方案、因为这将需要大量代码才能在 ALSA 音频驱动程序中实现(我们已实现)、我们甚至不确定这是否是合适的解决方案。 这可能不是一个合适的解决 方案、因为我们必须对问题进行一些用户空间检测、这将包括至少10ms 的延迟、而且很可能还有更多的延迟。 在寄存器0x0A 检测之后、我们需要更改 alsamixer 设置、这将至少包含另外10ms 的执行时间、并且在系统负载非常重的情况下、执行时间更有可能。

  我们无法承受音频子系统中出现任何爆裂声。

是否有办法解决我们不知道使用 SRC4392 IC 的 SRC 问题?

谢谢

Matt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Matt、

    我将在假期后查看该帖子。

    此致、

    Arash

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Matt、您好!

    在 我知道的大多数 IC 中、停止时钟会产生噼啪噪声。 在其中的许多 器件中、我们可以 通过将器件静音来避免噼啪噪声。 您可以 尝试使用此引脚作为权变措施、以避免 外部 SBC 的 I2S 时钟停止时弹出。     当然 、这意味着 您必须能够在关闭 CLKS 之前将其静音。 除此之外,我不能像 您刚才所说的那样考虑任何其它不会加载系统的解决方案。 我认为最好的选择是静音选项。

    Arash

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    不幸的是、这并不是真正的选择。

    我注意到芯片上有一个~Ω rdy 引脚。 在以下3种情况下,此引脚的行为如何:

    * SRC 输入上的有效 I2S 时钟。 SRC 输出无 I2S 时钟
    * SRC 输入上无 I2S 时钟。 SRC 输出上的有效 I2S 时钟
    * SRC 输入和 SRC 输出引脚上的有效 I2S 时钟。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    ~Rdy 信号表示 SRC 速率估算 已完成、因此在前2种情况 下、它不会发出信号"就绪"(低电平)。   在第三种情况下,一旦伺服环路完成估算,它就会标记为“低”。一旦失去 CLKS,R θ~将变为高电平,但我相信已经发生了弹出。    可能仍然值得一试。

    此致、

    Arash