[参考译文] PCM5242：连接 SCK/BCK 输入

admin

Guru**** 2381060 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1063733/pcm5242-tie-sck-bck-input

器件型号：PCM5242

大家好、

是否可以将 MCLK (SCK)引脚和 BCLK 引脚连接在一起以在受控模式操作中提供256*FS？

Fs=48kHz

数据源来自 TDM 上的 A2B、该 A2B 没有主时钟、因此我想将器件配置为

8.8.2时钟受控模式、具有主时钟(SCK)输入(4线 I2S)并连接 SCK 和 BCLK。

此致、

3 年多前

0 admin 3 年多前

TI__Guru**** 2381060 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好、Shinji、

基本上、您尝试使用三线制 I2S、在这种情况下、只需将 SCK 连接到 GND 即可、您应该可以这样做。

此致、

Arash

0 admin 3 年多前

TI__Guru**** 2381060 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Arash、

I PAN 以使用 TDM8 48kHz 32位= BCLK = 12.288MHz

"8.8.3时钟受控模式、带 BCK PLL 以生成内部时钟(3线 PCM)"

表33中描述了生成合适的主时钟所需的特定 BCK 速率。

从该表中，bck 只能从32*FS 或64*FS 中选择，而我要使用256*FS。

是否可以将其配置为256*FS？

从表32中可以看到，如果 SCK 输入是独立输入，它可以是256*FS。

此致、

0 admin 3 年多前

TI__Guru**** 2381060 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好。即使您使用 50MHz 的单独 SCK、 BCK 的限制仍然为 24.576MHZ (请参阅表7.8时序要求)、这也在表33中提到。

要配置 PLL ，请参阅：表36。 PLL 配置建议。这就是您可以配置 PLL 时钟的位置。

此致、

Arash

0 admin 3 年多前

TI__Guru**** 2381060 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Arash、

在我的配置中、bck=SCK=256*FS (48kHz)=12.288MHz、符合最大 bck 规格。

它在 "具有主时钟(SCK)输入(4线 I2S)的8.8.2时钟从机模式" 中进行了描述

'在软件模式中存在有效位 SCK、BCK 和 LRCK 时、器件将自动配置时钟树和 PLL、以根据需要驱动 miniDSP。'

在我的配置中(4线 I2S、SCK=bck=12.288MHz、FS=48kHz)、我需要手动配置 PLL、还是应该将其自动设置为数据表说明？

此致、

0 admin 3 年多前

TI__Guru**** 2381060 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

是的，对于软件模式下的4线 I2S，它将被自动检测，您无需手动设置 PLL。

此致、

Arash

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] PCM5242：连接 SCK/BCK 输入