[参考译文] PCM1862：PCM1862关于内部 PGA 的问题

您好 Kazuki、

我将查看您遇到的这些问题、并在本周结束前返回

最棒的

Carson

您好 Kazuki、

该规范目前不存在、但预计在5%以内

2.不建议有意削波、因为它可能会意外地提高 THD+N 的水平

3.它不会损坏器件，但会引入时钟错误和可能的不规则数据输出

4.如果我理解您的要求、则不是100%、但如果查看下图、您可以观察到失真在达到0dB 之前是如何上升的

请告诉我这是否能回答您的问题

此致、

Carson

低功耗音频应用

Carson、您好！

感谢你的答复，很抱歉我的答复。
1.我明白了
2、我们可以接受输出数据的削波、因为输入振幅的增益过大。
3.我们将在这种即时 I2S 时钟变化期间禁用从 PCM1862接收 I2S 信号的器件。 因此、可以忽略时钟误差和不规则的 I2S。
4.对不起，我的解释很便宜。 客户在约处观察到"削波" -2dB。 您的显示图显示 THD+N @0dBFS 输入为-80dB、因此我认为在输入信号超过0dB (包括15.5dB 内部增益)之前、我们不应有任何削波。
此外、当它们使用单端输入模式时、直到输出数据达到0dBFS 时、它们才会有任何削波。
但是、当使用差分模式输入作为单端输入(将输入的一侧短接至 GND)时、它们观察到-2dB 处的削波。
您能否告诉我、为什么只有差动输入模式才会发生意外削波？

此外、我收到了有关该器件的新问题。
您还会回答以下问题吗？
我们的客户希望在检测到削波输入时在 INT 引脚上置位信号。 因此、它们启用了0x60位4 POSTPGA_CP。
然而、PCM1862的行为仅监控模拟信号、并且忽略由于输出数据而导致的数字 PGA、即使 INT 引脚未置为有效、也会被削波。
此外、我找到 了 DPGA_CLIP_EN (0x05位5)寄存器
是否应启用 DPGA_CLIP_EN 以监控包括 DPGA 在内的削波？

此致、
Kazuki Kuramochi

您好、Kazuki、

感谢您提供更多的解释、我将与您的第5个问题一起进一步探讨。

此致、

Carson

您好、Allen、

是否有任何更新？


此致、
Kazuki Kuramochi

您好、Kazuki、

感谢您对5的耐心。 我将启用 DPGA_CLIP_EN 以获得削波检测、因为削波检测仅在数字 PGA 之后发生。 DPGA_CLIP_EN 是使能系统检测的实际位、而 POSTPGA_CP 实际上只是为检测启用中断。 这似乎数据表应该更清楚、感谢您指出。

至于4. 您能否向我提供如何将增益设置为15.5dB、就像模拟与数字增益相比有多少增益？ 也使用 MICBIAS 以及电阻器值(如果是)。

您还考虑过在情况下使用自动增益控制、并了解增益会变为什么？

我期待着再次听到

此致、

Carson

您好、Allen-San、

我得到了有关问题4的详细波形、并将通过邮件进行分享。


谢谢、此致、
Kazuki Kuramochi