• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 127 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS5825P：如果在启用 PDN 时提供音频时钟、会发生什么情况？

admin
Guru**** 2390735 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1022933/tas5825p-if-audio-clock-is-given-when-pdn-is-enable-what-will-happen

器件型号：TAS5825P

您好！


https://www.tij.co.jp/lit/ds/symlink/tas5825p.pdf?ts=1627548293131&ref_url=https%253A%252F%252Fwww.tij.co.jp%252Fproduct%252Fjp%252FTAS5825P%253Fqgpn%253Dtas5825p

关于数据表 P43、启动过程(9.5.3.1)

>电源稳定后、将 PDN 升高到高电平、然后启动 SCLK 和 LRCLK。

如果主机器件在将 PDN 升高到高电平之前提供 SCLK 和 LRCK、会发生什么情况？
(在给定两个时钟后、PDN 变为高电平。)

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好

       若 要将 PDN"拉为高电平"并等待5ms、可确保内部1.5V 电压保持稳定。 借助于这个内部1.5V 电压、数字内核可为信号做好准备、 并且缺省情况下将进入高阻态。  

       为了首先将 PDN 调为高电平、就像 将信号发送到芯片的 IO 引脚而不首先给芯片加电。 当然、大多数时候都没有危险、但这不是100%的保证。 将其视为潜在风险。

       谢谢你。