This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DIR9001:DIR9001和 DIT4096 CLK 设置

Guru**** 1646690 points
Other Parts Discussed in Thread: DIR9001, DIT4096
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1036023/dir9001-dir9001-and-dit4096-clk-setup

器件型号:DIR9001
主题中讨论的其他器件: DIT4096

大家好、

我的客户使用 DIR9001来接收 SPDIF 信号并通过 I2S 将该数据传输到 DIT4096。 然后 DIT4096将 SPDIF 信号输出到一些外部接收器。

 在硬件模式下、在 DIT4096上连接/设置 CLK 设置的最佳方法是什么?

  • 如果 DIR9001是 DIT4096的源 CLK (在这种情况下使用 DIR9001 SCKO 引脚4)、DIT4096上的 MCLK 应该采用什么 CLK0和 CLK1设置?
    • DIR9001将处于 PLL 模式、以从 SPDIF 输入检索 CLK

 

从 DIT4096数据表中:

 

 

谢谢、

康妮

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    康妮、您好!

    感谢您的耐心等待、我将需要查看这两个数据表、并根据您的详细信息为您找到最佳配置。 我将在48小时内回复。

    此致、

    低功耗音频工程师

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    康妮、您好!

    数据的采样率是多少?

    此致、

    Carson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Carson、您好!

    我叫 Austin、我是 Connie 在这方面的客户。

    我认为、采样日期率是可变的、因为 多个不同的源可能具有不同的数据速率。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、奥斯汀、

    这些变化的采样率是否至少会遵守该较低数字中所示的三个主时钟比率中的一个?

    您计划使用的 MCLK 频率是多少?

    Carson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Carson、您好!

    是的、不断变化的采样率将遵守主时钟比率。

    MCLK 将来自 DIR9001 SCKO 输出。 下面的原理图片段:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    根据您所描述的内容、您只需拥有一些控制 CLK0和 CLK1输入线路的功能、即可根据采样率的变化相应地更改设置。

    Carson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、谢谢、好的。