请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320AIC3106 您好！
我们有一个将 TI3106编解码器连接到 Silvertel AG2120模块的设计。 一个通道。 对于输入、输入连接到 LINE1LP、对于编解码器的输出、连接到 LEFT_LOP。
为了简单地证明概念、我们使用了下面的寄存器设置。 [ 、 ]
[...时钟设置...]
[0x07、0x08]
[0x25、0xC0]
[0x29、0x40]
[0x2B、0x20]
[0x1A、0x00]
[0x0F、0x00]
[0x13、0x44]
[0x0C、0x00]
[0x56、0x0A]
音调工作正常、但无法听到声音。
是否有人对 尝试和改进此情况的设置提出建议？
是否有使用 LINE1LP 和 LEFT_LOP 的示例配置？ 我找不到一个。
最后 、还有多种增益控制(PGA、接口等)。 我想知道 是否有一个优先顺序、首先应该考虑哪一个？
此致、
标记
