您好的团队：
我们使用 TLV320AIC3104 在 RY_LOM/LOP 上输出稳定的声音信号。 现在、Rright_LOP 具有声音输出、而 Rright_LOM 没有声音输出。 我遵循以下文档说明：
寄存器89和寄存器92的1.D7被路由至 DAC_L1/R1立体声通道至 Rright_LOP/LOM。 默认情况下、寄存器92的 D7设置为1。
2.寄存器89设置为1，Rright_LOM 仍然没有声音。
是否有需要注意的寄存器？ Tks 为您提供支持！
您好！
我建议使用数据表中的图10-2作为参考、我在这里将其与您的设置一起显示。
您实际上是将 DAC 左侧和 DAC 右侧混合到右侧线路差分输出中。
我建议将此图与寄存器映射一起使用、以根据您的需要配置器件。 括号中的字符是十进制的寄存器地址、例如(R89)用于寄存器89。 我不知道您的寄存器中还设置了什么、但正确的线路输出是差动输出(R93)、因此两者都应该输出。
尝试使用上述方法配置器件、如果器件仍然无法正常工作、则向我发送寄存器设置。
此致。
您好 、pdjuandi：
只需与客户核实，数据流如下所示 。 它们使用 PCM 接口。 在进行调用时、音频流通过 PCM 接口从 DSP 流向编解码器。 现在、他们希望播放来自差分输出的音频、但现在 Rright_LOP 有声音、Rright_LOM 没有 输出。
如果我们跟踪此数据流，您有什么建议吗？
Tks 为您提供支持！
您好 、pdjuandi：
Tks 供您发表评论。 我们只需按照您的方法并进行修复。 但我们发现了 MIC 路径中的另一个问题。
在 B/D 下方、我们将 FM 信号连接到 MIC 引脚14、16。 您知道，FM 有时会有噪声，因此我们将 PGA 捕获音量更改为0，它可以 消除噪声，但有时我们发现 MIC 部件中没有声音。 这可能是由 PGA 设置引起的。
您是否会同意一些关于降低 FM 噪声的建议？ Tks ~
如果源本身具有噪声、则该器件不具有清除噪声的 DSP 功能。
您将需要在 DSP 中使用噪声消除算法来实现这一目标。
在该寄存 器中、将位 D7设置为"1"将使信号静音、因此需要将其设置为"0"、源本身不会记录任何信号、或缺少时钟。 编解码器为从模式、因此请确保主机持续提供时钟。
您好 、pdjuandi：
Tks 为了征求您的意见、以前更清楚了。
当我与客户核实 MCLK 的一些变化时、客户单独设置 BCLK。 基于 R102、我们尝试设置0xA2、但没有输出。
但0x82和0X22起作用、您能分享您的评论吗？
使用此时钟图、将 R102设置为0x82意味着您要将 CLKDIV_IN 设置为使用 BCLK、将 PLLCLK_IN 设置为使用 MCLK。
将其设置为0x22 意味着要将 CLKDIV_IN 设置为使用 MCLK 和 PLLCLK_IN 使用 BCLK、并将其设置为0xA2意味 着 CLKDIV_IN 和 PLLCLK_IN 都使用 BCLK。
因此、在您的用例中、您需要使用 PLL、并且由于您的 MCLK 物理连接到 BCLK、R102 D5-D4 00或10可以正常工作。
您是否修改了我发送的配置、或者它们是否相同？ 您的0x82设置没有 PLL、并且噪声/回波是由于配置错误造成的。
您可能希望在示波器上捕获 MCLK/BCLK 和 WCLK、让我看看。
是、如下所示：
MCLK 通过100nF 连接到 GND。
我可以看到、客户认为他们可以将 R102设置为0xA2、因此 CLKDIV_IN 和 PLLCLK_IN 使用 BCLK 而不需要 MCLK、您是说不建议这样做吗？
此外、客户在呼叫时将 R102初始值设置为0x02、如果播放对讲机将设置 PCM 硬件接口、并将 R102设置为0xa2、您是否认为基于客户电路的 R102是可以的
FM 输入是立体声 SE 输入还是单声道差动输入？ 您要将输入连接到立体声输入(MIC2L/R)、但只希望输出在 Rright_line 差动输出上。
DAC_L3/DAC_R3是他们根据初始设置设置的值、如果需要、他们可以更改为 DAC_L1/R1。
我再次建议他们使用方框图并绘制出他们的路径、因为我认为他们的路径有些混乱。
FM 开路意味着我们没有将 FM (MIC2L 和 MIC2R)路径连接到 ADC、只有 MIC1RP/M 处于活动状态。
请参阅上面我的定义。
P0 R17：0xFF
