[参考译文] DIX4192：DIX4192接口

尊敬的 James：

我们不熟悉 Brooklyn II CPU 以及总体应用要求是什么、它们决定了是否需要 ASRC 功能。

在 CPU 的发送端(总线主控)->到 DIX4192->到 AES 流不需要任何 ASRC 操作、前提是下游 AES 应以与 CPU ASI 总线相同的采样率运行。

在接收端、从传入的 AES 流->到 DIX4192 ->到 I2S 到 CPU (总线主控)、 由于 DIX 器件中的接收器模块通常用于驱动作为 ASI 主器件的传出 I2S 流、因此可能需要 ASRC、并且 CPU 主器件 BCLK/WCLK 信号不太可能与 AES 流时序和采样率正确匹配。  我们认为、在该配置中、仍在从设备移动中操作 DIX 的解决方案是使用从 DIX4192中的 DIR 模块恢复的 MCLK 作为 CPU 的主时钟输入、然后将主 BCLK/WCLK 信号生成到 DIX4192以进行计时 输出数据。  这样、从传入 AES 流恢复的 MCLK 时钟仍将使 CPU ASI 总线与数据同步。

您好 Collin、

感谢您的回答、这基本上解答了我的问题。 感谢您的帮助！ 我想我需要在接收端使用 ASRC。 那么、我可以使用 SRC4382或 SRC4392代替 DIX4192、因为它们已经在芯片中内置了 ASRC 以及 DIR 和 DIT 函数？

提前感谢、

Jim Berry

您好、Jim、

您是正确的、并且可以使用 SRC 中的附加功能来调整 SRC 中 DIT 模块的 S/PDIF 输出的采样率、这对于 DIX4192也是不可能的。

您好、Collin、

好消息、我的所有问题都得到了解答！ 非常感谢！！！

此致、

Jim Berry