请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320ADC3101 团队、
我的客户正在努力调优编解码器 ADC3101。 他们希望将 ADC3101时钟的输入从来自外部振荡器的 MCLK 更改为来自 CPU I2S 端口的 I2S BCLK。 如下图所示。 它们不会将 ADC3101用作任何其他模块的时钟输出源。 如果如右下角的图所示设置了与时钟相关的参数、是否会产生任何潜在的副作用？
此致、
罗伊
团队、
我的客户正在努力调优编解码器 ADC3101。 他们希望将 ADC3101时钟的输入从来自外部振荡器的 MCLK 更改为来自 CPU I2S 端口的 I2S BCLK。 如下图所示。 它们不会将 ADC3101用作任何其他模块的时钟输出源。 如果如右下角的图所示设置了与时钟相关的参数、是否会产生任何潜在的副作用？
此致、
罗伊
您好、Roy、
我建议使用此处的 PLL 计算器 
来验证 PLL 设置。
最棒的
Zak
