https://e2e.ti.com/support/audio-group/audio/f/audio-forum/980091/tlv320adc6140-input-stage
器件型号:TLV320ADC6140大家好、
关于 TLV320ADC6140、我有以下问题:
我客户的实施方案具有差分直流耦合输入、因为它们关心低频响应和 LF 失真。
数据表显示直流输入不支持2.5k 输入阻抗。 但是、他们可以在评估板上和实施中选择它。 为什么不支持这种做法?惩罚是什么?
另一段提到 DRE 最大增益受直流输入的限制、具体取决于共模电压。 根据我们的建议、它们目前的电压运行为1.47V。 该偏移的允许最大增益是多少?
-数据表还提到了动态范围和本底噪声对于交流耦合输入的影响不会那么好。 在双通道求和模式下、它们目前获得大约118至119dB (A 加权值)、并且启用了 DRE。 这是否与直流配置中的性能一样好、或者您是否体验到更好的结果? 如果是这样,需要改进的任何提示都是什么,因为这似乎不是由模拟电路驱动它的结果。
-您能提供有关此 ADC 输入级如何工作的任何见解、以便他们能够以最佳方式配置其驱动电路?
谢谢、
康妮