[参考译文] PCM1802：FSYNC 时序要求

admin

Guru**** 2391415 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：PCM1802

各位专家、您好！

我对 FSYNC 有疑问。

如果我们使用24位、MSB 优先、左 Justfied、格式0、FSYNC 始终为高电平、如图23所示。

但从图24中可以看出、FSYNC 具有 BCK 的时序要求。

我对如何使用 FSYNC 有一点困惑。我们如何考虑 FSYNC 信号？

如果你能给我答复，我将不胜感激。

谢谢、此致、

Ryo Akashi

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Akashi-San：

可以将 FSYNC 保持在高电平。该器件使用异常接口通过 FSYNC 来控制 BCK、计时仅在使用此功能时才相关。不过、我建议将 FSYNC 接至高电平。

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Zak-San、您好！

感谢你的答复。

我知道 FSYNC 将高电平连接起来是好的。

您的意思是接口模式需要 bck 时序(在数据表 P21 7.4.5中)。我的理解是否正确？

谢谢、此致、

Ryo Akashi

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Ryo、

FSYNC 是接口的一部分、您选择在从模式下切换该信号。应按照表7中的给定考虑 FSYNC 和 BCK 上升沿之间的设置时间、但如果 FSYNC 刚刚接至高电平、则可以忽略该时间。

最棒的

Zak

音频（参考译文帖）(Read Only)