请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：PCM1860-Q1 您好！
我对 数据表 P.18中的[7.11时序要求：从模式的音频数据接口]有一些疑问。
**我们的使用条件**
在 TA = 25°C、AVDD = 3.3V、DVDD = 3.3V、IOVDD = 3.3V、受控模式、 FS = 16kHz、BCK = 1.024MHz 时、
SCK 不供电(自动产生 MCK 信号)
**问题**
高 /低 BCK 脉冲×时间设置为1.5 μ s tscki。 即使 SCK 不是输入、也是一样的吗？
自动生成的内部时钟遵循数据表 P.42表12、因此在 FS 16kHz 的情况下、
它被识别为4.096MHz。
如果我们不从外部输入 SCK、这里的标准值是多少？
所有 正弦信号的上升/下降时间均为 MAX 20ns。 是不是 Min 的错误？
如果时间太早、我认为内部 CMOS 无法驱动、所以我认为这是最短时间、
但如果太晚、请告诉我问题。 此外、数据和 LRCK 是否具有相同的时间调节？
延迟时间 LRCK 沿到 DOUT 有效的时间为-10ns ~ 40ns、但由于测量结果、延迟为922ns。
此时是否输出数据、即使在 fs = 16kHz 时也是如此？
如果条件不同，请告诉我，如果**我们的使用条件**中描述的条件，延迟时间将是多少。
