This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SRC4392:如何控制输出数据源

Guru**** 2578945 points
Other Parts Discussed in Thread: SRC4392

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/988697/src4392-how-to-control-output-data-source

部件号:SRC4392

大家好、团队、

我收到了客户关于 SRC4392IPFBR 规格的一些问题。 请您就以下问题发表意见:


① μ A

查看数据表 P52中的" A[1:0]端口 A 输出数据源"、以下内容是否理解正确?

设置为 DIR:禁用采样率转换功能、从端口 A 输出到 DIR 的信号输入音频数据

设置为 SRC:采样率转换功能被启用、音频数据从端口 A 输出、用于在" SRCI[1:0] SRC 输入数据源"中选择的信号、如数据表 p78所述


② μ A

在数据表 p72-75中、他们找到了"接收器块启动时钟"的描述。 当进入 AES3信号时、该时钟是否可以被识别为表示 AES3信号数据起始点的时钟?

此致、

梁太郎福井

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryotaro、

    对问题1的理解是正确的。 如果希望输出以不同的采样率运行、或者希望其他器件充当 ASI 端口的主器件、则需要使用 SRC 路径。  

    对于问题2、我认为这是数据表中的拼写错误、因为 BLS 和 SYNC 引脚是 DIT 的一部分、而不是 DIR。 BLS 可用于指示发送器数据的起始点、这可能对下游器件有所帮助。 SRC4392的接收端不需要此功能。

    最棒的

    Zak