This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM3168A:TDM8输出不锁定主机帧时钟

Guru**** 2390755 points
Other Parts Discussed in Thread: PCM3168A

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/984159/pcm3168a-tdm8-output-doesn-t-lock-to-the-host-frame-clock

器件型号:PCM3168A
主题中讨论的其他器件: PCM3168

我们在受控模式 TDM8 512xF、48kHz、主时钟为24.576MHz 中使用编解码器。

LRCLK 和 BCLK 由 DSP 提供。 编解码器和 DSP 的主时钟来自同一个源。

编解码器和 DSP 均配置为 I2S TDM8音频格式。

编解码器的 TDM8输出不会锁定到 LRCLK 帧的起始位置。 相反、它会在偶尔的地方锁定。

如果我重新启动 DSP、TDM8会在不同的位置锁定、但仍然不会锁定到 LRCLK 帧的起始位置。

这可能是什么原因?

另一个问题。 在其中一个编解码器(我们使用四个)中、我们只需要使用 AD、但不需要使用 DA。

然而、如果 DA 音频时钟未连接、这个编解码器的输出没有 TDM8。

它应该是这样吗?

谢谢、

Gennady

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Gennady、

    您是否有可以共享的 DSP 时序图、以便我们可以确认格式设置? 您是在硬件还是软件控制模式下使用 PCM3168A? 如果您可以共享配置设置、这也会很有帮助。

    ADC 和 DAC 部分可独立运行、无需为 DAC 时钟供电即可运行 ADC、但始终需要 SCKI。

    最棒的

    Zak

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Zak、

    感谢你的答复。

    编解码器在软件控制模式下使用。

    请参见随附的 ADAU1467数据表和编解码器配置摘录。

    BTW 之前、我们将 PCM3168与其他 Sigma DSP 和 XMOS 处理器结合使用、但从未遇到过此问题。

    但我认为我们在 I2S 模式下使用它、而不是 TDM8模式下使用它。

    此外、我们尝试仅在 ADC 中使用编解码器、但在连接 DAC 音频时钟之前未看到任何 TDM 输出。

    我相信 DAC 没有被禁用、它能起作用吗?

    再次感谢您、

    Gennady

    e2e.ti.com/.../ADAU1463_2D00_1467_5F00_timing.pdf

    e2e.ti.com/.../codecs_5F00_configuration.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Gennady、

    代码片段很好、但显示实际总线事务详细信息的示波器截图要容易得多。  您能否发送 Zak 所要求的时序图以及 I2S 总线的一些屏幕截图?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tom、

    ADAU1467时序规格位于 ADAU1463-1467_timing.pdf (位于代码片段的正上方)中。

    这里是一个示波器屏幕截图、显示了 TDM8相对于帧时钟的位置。

    如果我重新启动主机 DSP、编解码器将重新同步、但在大多数情况下、DM8仍然无法正确锁定到 LRCLK。    

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Gennady、

    您提供的时序图似乎仅适用于 I2S 和左平衡或右平衡模式、我在任何地方都看不到 TDM 时序描述。 我认为您的问题可能是使用 I2S TDM 模式、这基本上意味着数据偏移1、LRCK 占空比为50%。 FSYNC 在此模式下不会反相、尽管它通常与 I2S 类似。

    以下是此配置中测量设置的示例  

    如果您不需要1 BCLK 延迟或50%占空比 LRCK、则应改为以24位左对齐 TDM 模式运行器件、并根据示波器屏幕截图、这看起来是您实际应使用的模式。

    我也不知道为什么在提供 DAC 时钟之前您不会看到数据、因为 ADC 操作不需要这些时钟、所以我认为这只是关于配置问题的提示。