This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3268:时钟设置、DSP 从器件

Guru**** 2535150 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1001870/tlv320aic3268-clock-settings-dsp-slave

器件型号:TLV320AIC3268

员工、

我已经为此进行了几天的斗争、但没有解决方案。

TLV320正用于从模式。 它是 MCLK、WCLK 和 BCLK 的从器件。 DSP 应在 DOUT1通道的 BCLK 上输出音频内容。

音频的采样率为48kHz 或44.1kHz。 主器 件将相应地调整 MCLK、其中时钟等于 FS * 256、BCLK 等于 FS * 64、WCLK (LRCLK)等于采样率。

您能告诉我 DSP 内有哪些适当的设置来实现这一目标而不会产生任何噪声吗?

此致、

Phil

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    还有一件事。

    我使用了这些设置。 但是、主器件提供的 BCLK 与 OUT1的频率不匹配。 这些不应该是相同的时钟速率?

    此致、

    Phil

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    上面的时钟设置现在似乎工作正常。 噪声与接地方法有关。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您让我们了解 Phil!