[参考译文] TLV320AIC3105：启动序列(寄存器设置顺序)

Aaron San、您好！

请继续支持此主题。

客户可以通过以下步骤重复此问题、尽管 问题发生率很低。
 - TLV320AIC3105正常启动。
 -将"PLL 编程寄存器 A"的 D7位设置从"D7=1：PLL 被启用"更改为"D7=0：PLL 被禁用"更改为"D7=1：PLL 被启用"
 -问题(脉冲噪声始终以毫秒周期生成)发生的概率很低。

问题与 PLL 寄存器设置之间是否有任何关系？

问题与从 RESET=High 到写入器顺序到寄存器的顺序之间是否有任何关系？

谢谢你。

此致、

Koshi Ninomiya

您好、Koshi-San、

您是否说客户将禁用 PLL、然后将其启用？ 默认情况下、PLL 处于启用状态。 为什么它们只会禁用它以重新启用它？

它也可以是 PLL 的配置方式。 您能不能通过它们所使用的 MCLK 频率及其寄存器设置发送数据。  

此致、

Aaron

Aaron San、您好！

客户确实设置了 PLL enable (PLL 启用)--> disable (禁用)--> enable (启用)，因为他们尝试分析此问题的根本原因，尝试复制此问题以进行根本原因分析。

请允许我检查您的建议。  
TLV320AIC3105支持 I2C 标准模式和用于寄存器设置的快速模式。
在 I2C 快速模式下、SCL 支持高达400kHz 的频率。
另一方面、MCLK 频率为512kHz 至50MHz、高于 SCL 快速模式频率。
您能解释更多关于"随寄存器设置一起发送 MCLK 频率"的信息吗？
谢谢你。

此致、

Koshi Ninomiya

Aaron San、您好！

我期待你的答复如下：
(三
请允许我检查您的建议。  
 TLV320AIC3105 支持 I2C 标准模式和用于寄存器设置的快速模式。
在 I2C 快速模式下、SCL 支持高达400kHz 的频率。
另一方面、MCLK 频率为512kHz 至50MHz、高于 SCL 快速模式频率。
您能解释更多关于"随寄存器设置一起发送 MCLK 频率"的信息吗？
(三

其他信息、客户的频率设置如下所示、
SCL (I2C)：400kHz
MCLK：48MHz
PLL_P：4.
PLL_R：1.
PLL_J：8.
PLL_D：1920
     * PLL 设置与"10.3.3.1音频时钟生成"第25页的表底部相同

请告诉我是否有任何疑问会导致他们的问题。
谢谢你。

此致、

Koshi Ninomiya

您好、Koshi-San、

在器件运行时是否启用和禁用 PLL？ 如果是、我不建议这样做、因为它们在器件运行时不会发生变化。 只有当从44.1k 的倍数变为48K 的倍数、或者改变 PLL_IN 时钟时、才需要更改 PLL。  

此致、

Aaron

科希、  

只是想快速补充 Arron 提到的内容。  

1、 PLL 系数应先编程、 然后在单独的事务中使能 PLL。  (在启用 PLL 时、不应更改系数)

2.当 PLL 被启用或禁用时、不应给 ADC/DAC 加电。  这不应该是一个惊喜

此致、

-Steve Wilson