• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 279 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC34EVM-K：TDM 通信

admin
Guru**** 2386610 points
Other Parts Discussed in Thread: TLV320AIC34, TLV320AIC33
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/901008/tlv320aic34evm-k-tdm-communication

器件型号：TLV320AIC34EVM-K
主题中讨论的其他器件：TLV320AIC34、 TLV320AIC33

大家好、

我正在使用 TLV320AIC34评估板、需要测试音频串行数据。 编解码器将与我正在开发的系统中的 DSP 配合使用、 但是、很遗憾、现在我没有 DSP 可以与之通信。我只在搜索中看到串行数据的输出在 TDM 中工作、因为我需要编解码器的两个块在同一接口上进行通信、 因此、我的测试的目标是在 TDM 中同时工作的两个获取两个输出信号。 我阅读了一些有关此主题的应用手册、但我有一些问题。

我不知道如何为两个编解码器块设置寄存器8 D7-D6、我的读取256时钟传输模式只适用于作为主器件的器件、 但是、如果我尝试将这些块或其中一个块设置为主器件、BCLK 和 WCLK 将不再正常工作、并且在 DOUT 引脚上看不到良好信号。 此外、即使我在寄存器8中设置了 D5、发送无效数据时输出似乎不是高阻抗。 我不知道我的问题是寄存器配置、评估板上跳线或开关的硬件配置、或者如果没有 DSP、我是否无法测试这种情况(我只需要查看编解码器输出、我不需要 DSP 的响应)。 你有什么建议吗？

如果您在评估板上的 TDM 中工作一段代码、我不关心哪些是输入或输出、我只需要评估音频串行数据是否正常工作。

这是我的代码。

i2cfast
宽30 00
宽32 00
宽30 01 80
W 32 01 80
#reg13：左 DAC 数据路径播放左通道输入数据
宽30 0D 80
宽32 0D 80
#reg8：在未发送有效数据的情况下将 DOUT 置于高阻抗状态并进入主模式
W 30 08 E0
W 32 08 E0
#reg9：具有256时钟传输模式的 DSP 模式中的音频串行数据
宽30 09 48
宽32 09 48
#reg10：引入14位时钟的偏移
W 32 0A 0E
#reg15：左侧 ADC PGA 未静音、增益= 4dB
宽30 0F 08  
宽32 0F 08
#reg19：在单端模式下为 LINE1L、输入电平控制增益= 0dB、左侧 ADC 通道加电
宽30 13 04
宽32 13 04
#reg37：左侧 DAC 加电
宽30 25 80
宽32 25 80
#reg41：左侧 DAC 输出选择 DAC_L2
宽30 29 80
宽32 29 80
#reg46：PGA_L 路由到 HPLOUT
W 30 2E 80
W 32 2E 80
#reg51：HPLOUT 输出控制电平= 0dB、未静音、完全加电
宽30 33 0D
宽32 33 0D

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我已经学习了应用手册"SLAA301"中的教程。 我已关闭 SW2-4、并且复制并修改了文档中写入的寄存器配置、因为在我的案例中、我将仅使用两个编解码器(TLV320AIC34中的两个块)。 我获得的输出遵循256位时钟模式、但我进行了一些测试、DOUT 引脚在未使用时看起来不像高阻抗、因此我害怕损坏连接到 DOUT_A 和 DOUT_B 的组件 我还读取了寄存器、寄存器8被正确写入。 此外、我不明白为什么在休眠期间 DOUT 引脚有时具有低电平、而其他时间具有高电平。 在之前的一些测试中(在我未使用 ADC 的情况下)、是否可能已经损坏了 DOUT 引脚、在此期间、我短路了 DOUT_A 和 DOUT_B、并且高阻抗不再工作？

    谢谢

    此致

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Ivan、

    TDM 可通过两个块实现、但除非您有一些外部处理器、否则无法在 EVM 上实现。 您可能有 Audio Precision 吗？

    此致、
    Aaron

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Aaron、

    遗憾的是、我现在没有外部处理器、但我需要测试将两个块连接到同一接口的可能性。 我提醒您、我不需要对音频串行数据进行完全有效的通信、而只需要查看编解码器的 DOUT 引脚。

    我已经按照应用手册"使用 TDM 功能将四个 TLV320AIC33编解码器与单个主机处理器连接"(SLAA301)上的指令进行操作、其中规定：

    在 AIC33EVM-PDK 系统上、AIC33音频数据在系统和 PC 之间流式传输、
    通过 USB-MODEVM 板上的板载 TAS1020B 处理器。 TAS1020B 上的固件
    处理器无法在 TDM 模式下工作。 因此、需要使用外部主机处理器来连接这些器件
    AIC33器件作为音频数据总线主控；或 AIC33之一应配置为音频数据
    总线主控。'

    我已将块 A 配置为音频数据总线主控(BCLK 和 WCLK 作为输出)、并将块 B 配置为从器件、256时钟传输模式、DSP 模式和 DOUT 在未发送有效数据时处于高阻抗状态。 但似乎不处于高阻抗状态、我已将高值上拉电阻器连接到 DOUT 引脚、但即使是这些引脚、输出有时也会很低(当数据未发送时)。 您知道问题出在哪里吗？

    为什么说在 EVM 上无法实现 TDM？ 在应用手册中、它尽可能地显示。

    在我的代码下方、从 AN 301复制并修改了该代码。

    ############################################
    USB-MODEVM 上库存的4个 AIC33 EVM 板的#设置
    编号
    #使用 I2C 接口和 TDS 音频数据接口
    编号
    # Wendy Fang、2006.3.29
    ################################################
    编号
    #--数字接口
    #第一个 EVM 板(A1A0=00)是用于生成 BCLK 和 WCLK 的 TDM 主器件
    编号
    #--音频输入
    #对于所有4个板、音频输入路径相同、并且：
    # MIC3 -> ADC PGA --> > ADC -> DOUT
    #、但只有一个 EVM ADC 上电、并且只应启用一个 MICBIAS。
    编号
    #--音频输出
    #一次只会设置和启用一个 EVM 输出、即：
    # DIN ->数字音量控制-> DAC -> DAC_R1 ->模拟音量控制-> HPOUT
    编号
    ############################################
    #--来自 MIC3的输入
    #--将 MICBIAS 加电至2.5V
    编号
    #--输出，带杂音抑制功能
    #-- HPOUT 无电容模式下的输出
    ############################################
    ############
    #个接口
    ############
    #由于 Fsref=44.1K (对于：MCLK=11.2896MHz)、我们不使用 PLL 和 FS=Fsref
    编号
    i2cfast
    宽30 00
    宽32 00
    宽30 01 80
    W 32 01 80
    # reg 07 -编解码器数据路径
    # L-DAC 播放 DIN 左侧数据、R-DAC 播放右侧数据
    宽30 07 8A
    宽32 07 8A
    # reg 08/09/10 -音频接口
    #第一个编解码器是主器件(-256s)、其余是从器件；
    当正在发送有效数据位时、# DOUT 全部为三态
    # DSP/16位模式，带插槽(n*2*16位，n=0，1，2，3)延迟
    W 30 08 E0
    宽32 08 20
    宽30 09 48
    宽32 09 48
    W 30 0A 00
    W 32 0A 80
    ############
    #输入路径
    ############
    # reg 17/18 -用于左侧 ADC 的 MIC3L 和用于右侧 ADC 的 MIC3R
    W 30 11 0F F0
    # regs 25 -仅为一个 EVM 将 MICBIAS 加电至2.5V
    宽30 19 00
    宽32 19 80
    # reg 19/22 -为 ADC 加电
    宽30 13 7C
    宽32 13 7C
    宽30 16 7°C
    宽32 16 7C
    # regs 15/16 -撤消 ADC PGA 的静音并设置为0dB
    宽30 0F 00
    宽32 0F 00
    ############
    #输出路径
    ############
    # reg 14-如果处于交流电容模式
    w 32 0E 80
    # reg 42-驱动器打开 PoP 控制
    宽30 2A 6C
    宽32 2A 6C
    ######
    # reg 37 DAC 电源控制/ reg 38 HPCOM 配置
    #为 L 和 R DAC 加电
    # HPCOML/R 作为无电容模式的耳机 COM
    W 32 25 D0 08
    # regs 43/44 -使 DAC L/R 静音并将数字音量设置为0dB
    宽32 2B 00
    ######
    # reg 47 -从左侧 DAC 路由到 HPLOUT 的 HPLOUT @ 0dB
    W 32 2F 80
    # reg 51 - HPLOUT 电平= 0dB、未静音且已通电
    宽30 33 04
    宽32 33 0D
    # reg 58 - HPCOM 电平、将 HPCOM 设置为具有 PD 的三态
    宽30 3A 04
    宽32 3A 04
    # reg 64 -从右侧 DAC 路由到 HPROUT 的 HPROUT @ 0dB
    # reg 65 - HPROUT 电平= 0dB、未静音且已通电
    宽30 40 80 04
    宽32 40 80 0D
    # reg 72 - HPRCOM 级别、使用 PD 将 HPRCOM 设置为三态
    宽30 48 04
    宽32 48 04

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Ivan、

    很抱歉、我之前错了在 EVM 上不实现 TDM 的问题。 我采用了您上面提供的代码、对其进行了轻微修改、然后运行了代码。 我所做的唯一更改是在 B 块上路由 MIC3L 和 R、以便我可以看到两组数据。   我能够顺利实现 TDM。 我已附上我在.txt 文件中使用的代码。  

    我想注意/评论以下几点：

    1.确保 EVM 和 USB-MODEVM 设置正确。 USB-MODEVM 应将 SW-2.4和2.8切换到右侧。 左侧是所有其他部分。 这将禁止 USB-MODEVM 生成 BCLK 和 WCLK。

    2.确保 MCLK_A、BCLK_A、WCLK_A 和 DOUT_A 连接到对应的 B 块。 这在插头 J17上完成。  

    三态不会将输出拉至高电平... 它将使其变为高阻态 DOUT 将保存传输的最后一位的值。 这就是您可能看到它从低电平切换到高电平的原因、反之亦然。  

    请在此处查找所附的配置：  e2e.ti.com/.../AIC34_5F00_TDM_5F00_MIC3L.txt

    如果您有任何疑问或问题、请告诉我。 如果您愿意、请向我发送 EVM 设置方法、我可以查看。 如果您可以共享所看到内容的范围捕获、也会很好。 最好通过 BCLK、WCLK 和 DOUT 发送。  

    此致、

    Aaron