• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 127 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320DAC3203：主时钟输入

admin
Guru**** 2486515 points
Other Parts Discussed in Thread: TLV320DAC3203

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/881499/tlv320dac3203-master-clock-input

器件型号：TLV320DAC3203

周二、

我还没有体验过降级板或芯片、但我想知道在将 I2S/TDM 与 TLV320DAC3203搭配使用时是否需要主时钟信号？  

期待收到反馈。  

  • 0
    TI__Guru**** 2486515 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Tivinc、

    当 TLV320DAC3203配置为从模式(外部处理器/器件提供的 WCLK/BCLK)时、不需要主时钟。 采样率和其余内部时钟可由 BCLK 生成。

    在主控模式下(TLV320DAC3203生成的 WCLK/BCLK)、需要 MCLK。

    有关 I2S 配置的更多详细信息、请查看以下文档：

    http://www.ti.com/lit/an/slaa469/slaa469.pdf

    如果您有其他问题或意见、请告诉我。

    此致、
    Luis Fernando Rodríguez S.