请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：PCM5101A 您好！
我们的客户希望获得 TI 关于 PLL 启动条件的建议。
在如下所述的数据表中、SCK 应为16个 LRCK 周期的 GND 电平。
但是、他们已经验证了如果 SCK 在16个 LRCK 周期内保持 H 电平会发生什么情况。 然后 PLL 正常启动。
他们是否可以期望 PCAM5101A 的 PLL 可以从 SCK 输入开始、SCK 输入是 GND 还是 H 电平保持 条件？
9.3.5.3时钟受控模式、具有 BCK PLL 以生成内部时钟(3线 PCM)
系统时钟 PLL 模式允许设计人员使用简单的3线 I2S 音频源。 3线制源
减少了对高频 SCK 的需求、使 PCB 布局更简单、并降低了高频
电磁干扰。
一旦一个外部 SCK 被提供、内部 PLL 就被禁用。
该器件在启动时需要外部 SCK 输入、但如果在 SCK 保持为时 BCK 和 LRCK 正确启动
连续16个 LRCK 周期的接地电平、然后内部 PLL 启动、自动生成内部
来自 BCK 基准的 SCK。 需要特定的 BCK 速率来生成适当的主时钟。 表11.
描述了集成 PLL 自动生成的每个 LRCK 的最小和最大 BCK
内部 SCK。
此致、
Mochizuki
