This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/888078/pcm4220-system-clock-master-clock-affects-the-measured-dc-level
尊敬的团队：
我们的客户遇到 PCM4220问题。
他们发现测得的直流电压电平将随主输入时钟略有不同。
当主时钟的频率上升时、测得的电压也会上升(正相关)。
偏差约为 FSR 的0.3~0.5%。
您是否愿意告知导致此现象的原因？
谢谢
此致、
Edward
尊敬的 Edward：
它们如何改变主时钟、这是否在给定的工作模式(正常、双速或四速)内？ 测量的电压是否随着时钟频率的增加而变得越来越精确？ 值得一提的是、音频转换器的设计通常不考虑直流精度、因为大多数系统都是交流耦合的、通常会有某种音量控制。
最棒的
Zak
你好、Zak、
感谢您的快速回复。
它们确实使 PCM4220以固定模式(如四速)运行、并将主时钟从6.912M 更改为13.824MHz。
关于准确性的趋势，我不确定他们是否能识别它。
这是因为它们在 ADC 前面有其他过程增益电路。 它们无法判断初始精度受 ADC 或 AFE 的影响。
它们能否移除 AFE 并直接使用低阻抗精密源驱动输入、例如从音频精密单元驱动输入？ 我认为这可能与输入驱动电路的稳定能力有关。 如果无法直接驱动输入、他们还可以尝试限制驱动输入的运算放大器级的带宽。 这将降低输出阻抗、并应改善负载瞬态响应。 以较高的调制器频率运行意味着输入电路必须更快地趋稳才能获得相同的结果。
感谢您的建议。 我将帮助我的客户检查这些项目。
现在、我只需关闭该线程、并在必要时创建新线程。
