[参考译文] TLV320AIC3268：无需使用 DSP 即可访问 ADC 和 DAC

你好。

你 Steve 先生、我希望你可以。

首先、抱歉、我的延迟。

我想使用  TLV320AIC3268的 ADC 和 DAC、但实际上数据表非常困难。

如何使用 ADC 和 DAC？ 如何运行 ADC、如何知道数据何时就绪？ 如何将数据传输到 pic？

也适用于 DAC！

如果有视频解释这些操作、这将是完美的、因为我无法理解数据表、而且我自4个月前就一直陷入这个问题。  

谢谢。

，Mahmoud。  

Steve 先生你好

感谢重播。

您能解释一下如何打开 ADC/DAC 吗？ 我应该如何打开它们？ 如果我应该对芯片进行编程、如何对其进行编程以及应该进行什么编程？

请详细说明方法。

我将使用 pic32MX270F256B、其中包括 I2S 总线

此致、

Mahmoud。

马哈穆德  

时钟设置将取决于您为 AIC3268提供的时钟频率。  

常见的 MCLK 频率为11.2896Mhz、12.288Mhz、18.432Mhz、22.5792Mhz、24.576MHz  

BCLK 将取决于您的字深度和通道数量、 例如、如果您需要32位字长度、 并且如果 FS = 48kHz、2个通道 BCLK 必须至少为2x32xF、则这是3.072Mhz。  

您 也可以下载一些示例脚本。

此致、

-Steve Wilson

您好 Steve。

感谢您的更新。

您是说运行 ADC/DAC 的时钟吗？

是否有视频说明了如何在 AIC3268上工作？

谢谢。

，Mahmoud。

马哈穆德  

我是说 I2S 时钟。 正如我之前提到的、有一个 BCLK、和 WCLK 以及数据输入和数据输出。  这些是 I2S 所必需的。  通信协议不需要 MCLK/SCLK、 但是 ADC/DAC 通常需要一个高频内部时钟来获得 DSP 时钟和过采样时钟。  这可以通过使用板载 PLL (如果 BCLK 满足 PLL 输入限制)或使用频率锁定到 WCLK 的外部 HF 时钟来获得。  您将注意到、我给出的常见 MCLK/SCLK 频率都是44.1kHz 或48kHz 的倍数。  这是因为这些是标准音频采样率。

这可能过于简化、因为器件可能仍需要将 PLL 与 MCLK/SCLK 配合使用以获得所需的 DSP 时钟、但重要的是 MCLK 必须被频率锁定到 WCLK 上。  

有一些视频介绍了如何为 TLV320AIC3268使用一些更高级的数字信号处理器工具 、但不介绍如何配置器件... 其原因是 AIC3268用途极其广泛。  您已经看到了数据表。  我们所做的是我在上一封电子邮件中附加的示例脚本。  

此致、

-Steve Wilson