[FAQ] [参考译文] [常见问题解答] TLV320ADC5140：MCLK 输入时钟要求

1) 最大输入频率为  ：36.864MHz。

2)  占空比最小值/最大值分别为45%和55%

3)  如果 PLL 将 MCLK 用作输入、则抖动应小于1ns

4)  必须避免时钟输入上的逻辑电平干扰或其他噪声。  干扰可能会触发时钟错误、从而关闭 ASI。  请通过在输出驱动器附近添加一些串联电阻(10-33欧姆)、避免与其他开关信号进行长的相邻走线、并在毛刺被外部来源时可能添加一些分流电容、从而尽可能保持 MCLK 输入信号的清洁。