[参考译文] TLV320ADC3140：关于将 TLV320ADC3140配置为音频总线主控

admin

Guru**** 2519160 points

Other Parts Discussed in Thread: TLV320ADC3140

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/904091/tlv320adc3140-regarding-configuring-tlv320adc3140-as-audio-bus-master

器件型号：TLV320ADC3140

你好。团队

我正在努力将 TLV320ADC3140配置为音频总线主设备。

我想使用该功能模式。 (在启用内部 PLL 的情况下自动生成时钟)

对于我的电路板、24.576MHz OSC4连接到用于 MCLK 的 GPIO1

IN1P_GPI1将用于 D-MIC 数据、INIP_GPO1将用于 D-MIC 时钟。

总之、当我仅检查基于24.576MHz MCLK 的 D-MIC 时钟的 BCLK/FSYNC/INIP_GPO1时、看不到任何信号发出。

您能否告诉我将 TLV320ADC3140配置为音频总线主控时缺少什么？

这是我的寄存器值。

===================================================================================

root@euto-v9：~# i2cdump -f -y 7 0x4c
未指定大小(使用字节数据访问)
       0  1  2  3  4  5  6  7  8  9  A  b  c  d  e  f   0123456789abcdef
00：00 00 00 81 00 05 00 70 00 00 00 00 01 02 03 04   。。。。。。。。。。。。。。。。
10：05 06 07 80 48 ff 10 04 20 02 08 00 02 40   ？？？H？？？？？？？@
20：00 a0 40 40 00 00 00 00 00 00 00 44 00 00 00 00   。？@@… D..
30：00 00 00 00 00 00 00 00 00 80 00 00 00 00 00 C9 80   …… ？。？？
40：00 00 00 00 C9 80 00 00 C9 80 00 00 00 C9 80 00   ...？？？？？？？？？？？？？？。
50：00 00 C9 80 00 00 00 C9 80 00 00 00 C9 80 00 00 00 00   00 ..？？？？？？？？？？？？？？
60：00 C9 80 00 00 00 00 00 00 00 00 00 01 40 7b 00   00………………………………………………… ?@
70：E7 00 00 00 00 00 c0 00 00 ff 00 ff 8c 79 00   ?.. ？。是的。
80：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
90：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
A0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
B0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
C0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
D0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
E0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
F0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00

===================================================================================

谢谢你。

Kyungwon

5 年多前

0 admin 5 年多前

TI__Guru**** 2519160 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Kyungwon、

如果您的时钟为24.576Mhz、寄存器0x13应为0x87。

您是否正在使用 EVM？如果是、如何连接 MCLK？请注意、默认情况下、MCLK 不会从 AC-MB 的 J7连接到 GPIO0。如果您希望发生这种情况、必须从 ADCx140EVM 的背面移除 R2、并且必须组装 R3。

此致、

-Steve Wilson

0 admin 5 年多前

TI__Guru**** 2519160 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Steve Wilson 先生

不、我不使用 EVM。

实际上、我现在正在使用我自己的板。

昨天、我意识到我没有正确控制 IN_CH_EN/PWR_CFG。

现在、我能够使用示波器看到 BCLK/FSYNC。

但我仍在想知道为何无法通过 IN1m_GPO1/IN2M_GPO2看到任何 PDMCLK

在我的电路板中、 IN1m_GPO1/IN2M_GPO2连接到每个 D-MIC 的时钟。

这是我的 i2c 转储数据。

root@euto-v9：~# i2cdump -f -y 7 0x4c
未指定大小(使用字节数据访问)
       0  1  2  3  4  5  6  7  8  9  A  b  c  d  e  f   0123456789abcdef
00：00 00 00 81 00 05 00 40 00 00 00 00 01 02 03 04   ………@……？？？
10：05 06 07 87 42 10 04 20 02 08 00 02 41   ？？？BB？？？？？？？a
20：00 a0 40 40 00 00 00 00 00 00 00 45 00 00 00   00@@… e.。
30：00 00 00 00 ff 00 00 00 00 40 00 40 00 C9 80   .................................. @……@……？
40：00 40 00 C9 80 00 00 00 C9 80 00 00 00 C9 80 00   。@…………………………………………………………………………………………………………
50：00 00 C9 80 00 00 00 C9 80 00 00 00 C9 80 00 00 00 00   00 ..？？？？？？？？？？？？？？
60：00 C9 80 00 00 00 00 00 00 00 00 00 01 40 7b 00   00………………………………………………… ?@
70：E7 00 00 ff e0 ff e0 00 00 ff 00 ff 8c 93 00   ？？？？？。。？？？
80：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
90：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
A0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
B0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
C0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
D0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
E0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
F0：00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00

如果您不介意、您能告诉我我需要检查哪些内容吗？

谢谢你。

Kyungwon

0 admin 5 年多前

TI__Guru**** 2519160 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Steve Wilson 先生

这是我错过的配置。

现在、我也可以看到 PDMCLK。

感谢您的支持。

我对此表示赞赏。

Kyungwon

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] TLV320ADC3140：关于将 TLV320ADC3140配置为音频总线主控