请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320AIC3105 您好！
我们的客户尝试使用 TLV320AIC3105而不是 AKM 编解码器。
他们的音频总线配置计划是编解码器为 MCLK 和 WCLK 端口输入外部音频时钟的从模式、但是 BCLK 应该为主模式来为外部 DSP 器件计时。
我们可以看到 TLV320AIC3105寄存器映射 允许在 Page0寄存器8中将 BCLK 和 WCLK 分别设置为评估器或从模式。
BCLK 时钟速率由2倍音频数据长度定义、例如 I2S 32位格式大小写、自动从编解码器生成64 BCLK、但256 BCLK 模式设置为 Page0寄存器9除外。
这些期望是否正确？ 如果是、我们的客户将修复其原理图。
此致、
Mochizuki
