This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3204:禁用模拟块电源

Guru**** 2546310 points
Other Parts Discussed in Thread: TLV320AIC3204

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/965131/tlv320aic3204-analog-block-power-disabled

器件型号:TLV320AIC3204

大家好、

很抱歉打扰你。  

 我们客户的当前状况:

TLV320AIC3204是主控件、C6748是次控 I2S 接口通信。 在正常运行中、WCLK 和 BCLK 的输出是正常的。

配置说明:

1.P0_ R27_ D3=1、P0_ R27_ D2=1、BCLK/WCLK 输出

2.P0_ R29_ D2=0、在时钟中使用 BCLK/WCLK

问题描述:

当 P1_R2_D3 = 1 (模拟块禁用)时、BCLK/WCLK 中没有输出;

当 P1_R2_D3 = 0 (模拟块启用)时、 BCLK/WCLK 输出正常

希望: 当 模拟块被禁用时、BCLK/WCLK 能够正常输出

我不知道为什么。 是否有任何需要设置的地方?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Amy、

    我认为 BCLK 和 WCLK 是使用系统中的 PLL 生成的、当 P1_R2_D3 设置为1时、PLL 将断电。

    为了使时钟保持运行、您可以尝试以下操作

    (1)保持 PLL 处于启用状态(P0_R5_D7)

    (2)保持相关分压器通电

    (3)将 P0_R29_D2设置为1。

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Amy、

    我对此进行了进一步检查、发现 P1_R2_D3位控制所有模拟块的电源、因此无法使用 P1_R2_D3 = 1为 PLL 供电。

    因此、为了使时钟保持运行、应将 P1_R2_D3设置为"0"。 为了降低功耗、每个模拟块(例如 DAC、ADC、分频器等)都必须单独断电。

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Diljith:

    分别为 ADC 和 DAC 模拟块断电时遇到的问题:

    当 PLL 被配置时、选择 BCLK 源作为 ADC_CLK、发现需要为正确的 ADC 加电以输出 WCLK 和 BCLK。 如果 ADC 未上电、则不会输出。

    当设置 P0_ R81_ D7=0、P0_ R81_ D6 = 0时、关闭 ADC、然后读取 P0_ R36_ D2并发现它为1。 因此、右侧 ADC 未断电、WCLK 和 BCLK 正常输出。

    由于功耗问题、我们希望 ADC 和 DAC 可以断电、此时可以输出 WCLK 和 BCLK。 什么是配置输出 WCLK 和 BCLK 过程?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Amy、

    请尝试启用第0页寄存器29的 D2位。

    此致。