• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 101 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM3060：关于 BCCK1/2高电平/低电平时间

admin
Guru**** 2377000 points
Other Parts Discussed in Thread: PCM3060
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/964833/pcm3060-about-bck1-2-high-low-time

部件号：PCM3060

您好！

关于 PCM3060上的 BCCK1/2高/低电平时间、我的客户正在提出一个问题。

 

(问题)

根据数据表图24、BCK1/2高电平/低电平时间描述如下。

 

为什么这些时间的范围是40%到60%？ 为什么这些不固定为50%？

他们认为 bck 除以 SCKI。 此时、bck 和 SCKI 是整数的偶数比。

因此、占空比应固定为50%。

请告诉我们、为什么这些时间的范围是40%到60%？

 

(我的客户配置)

・LRCK=1fs

・bck=64fs

・SCKI=512fs

(bck = 1/8 * SCKI)

*在上述情况下，占空比是否固定为50%？

 

此致、

TAO_2199

  • 0
    TI__Guru**** 2377000 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Tao、

    该规格仅显示器件可以承受 BCLK 占空比的一些偏差、这很可能意味着不使用 BCLK 的下降沿。 我不知道他们为什么要将 bck 除以 SCKI？ 如果它们在从模式下运行、则所有时钟都是输入。 BCK 的周期是 LRCK 和 SCKI 的有效整数倍数/比率、这一点仍然很重要。

    最棒的

    Zak

  • 0
    TI__Guru**** 2377000 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Zak 您好！

     

    谢谢您的回复。

     

    它们将使用主模式。

    根据数据表第15页、主模式描述如下。

    “在主控模式下，BCCK1/2和 LRCK1/2是 PCM3060的输出。 通过生成 BCK1/2和 LRCK1/2

    SCKI1/2和 BCK1/2中的 PCM3060固定为64fs。 DIN 在 BCK2的上升沿被采样、和

    DOUT 在 BCK1的下降沿发生变化。 详细的计时规格如图25所示。”

     

    (1)在这种情况下、BCLK 的占空比在器件中有一些偏差(±10%)。

    我的理解是正确的？

    (2)主模式下的这种偏差是否会影响音频解码器/编码器的 BCK？

     


     

    (3)这种偏差的原因来自器件的哪个位置？

     

     

    此致、

    TAO_2199

  • 0
    TI__Guru**** 2377000 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Tao、

    我们似乎错过了您的后续回复。  刚才提出的一个相关问题应该会有所帮助：

    https://e2e.ti.com/support/audio/f/6/p/966377/3571167#3571167