This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/966377/pcm3060-why-deviation-of-duty-40-to-60-in-master-mode
大家好、
PCM3060的数据表显示、在图25中、BCK 占空比在40%至60%之间变化。
这种偏差来自什么原因？
客户将在此器件上使用时钟、如下所示。
・LRCK=1fs
・bck=64fs
・SCKI=512fs
此致、
Hideki
Hideki-San、您好！
当作为音频从设备运行时、大多数情况下应遵循此规范、其中 BCLK 信号是器件的输入。 应该解释的是、该器件上的 BCLK 输入是灵活的、并且在主机处理器没有50/50%占空比 BCLK 的非理想情况下、ADC 仍然可以接受传入的 BCLK 信号。
我们预计在作为音频总线主控运行时、BCLK 占空比不会出现明显偏差、因为信号直接来自工作自 MCLK (SCLK)输入的内部分频器。
最近有一篇关于这一主题的相关文章：
https://e2e.ti.com/support/audio/f/6/t/964833
