更正了 TINA 模型后、还可以继续在此规格行中测试20Hz 至20kHz 的集成输入噪声 Vrms、这也使我们非常同意该数字、表示该模型可能需要更新为2.9nV 平带、在100Hz 时为36nV (或1.51kHz 1/f 转角频率)
只需在输入节点上放置一个感应电压表、即可得出20Hz 至20kHz 之间的这两条"总噪声"曲线、即20kHz 至20kHz 的积分噪声。 校正后的模型显示0.504uVrms、原始模型具有过高的1/f 角(但平带值过低)、显示大约0.6uVrms
经校正的模型产生1.51kHz 1/f 转角、将该频率输入到我的旧噪声应用手册中的公式中、得出了用于积分目的的等效平点噪声、即2.9nV*1.23 = 3.57nV、然后取该时间根(20kHz-20Hz)、得到一个集成 Vrms = 0.506uVrms、与 TINA 仿真数非常匹配。
这位于本应用手册的第7页、
再进一步了解一下、0.1Hz 至10Hz Vpp 数为1.9uVpp 的情况。
这也可以使用等效的平坦噪声公式来求解、该公式实际上最终不能很好地匹配-但该曲线确实是经过测量的、确切地给出了1.9uVpp？ 向后工作至校正的1/f 转角以预测测量的1.9uVpp、给出2.58kHz 的转角频率-然后将其用于10Hz 点噪声数会得到46nV、而不是首页上的36nV？ 现在、我想知道点噪声图-我认为2.9nV 是正确的、但数据表中的较低 F 值不匹配高达1.9uVpp 0.1Hz 至10Hz 的图？ 1/f 区域存在一些部件间差异、这可能会解释从点噪声图到下面的 Vpp 图的不匹配-标题规格和图、可能应该更加准确一点？
在这里、我修改了 TINA 模型以在10Hz 时提供45nV、集成的20Hz 至20kHz 结果现在为0.55uVrms -实际上更接近规格行中报告的0.53uVrms。 我想我现在会坚持这个-
平坦电压噪声2.9nV
45nV 时为10Hz 噪声、2.58kHz 时为1/f 转角频率。
我开始使用图51进行嵌入式缓冲器设计-我所讨论的音频人员(我们都认为 OPA1656是一个很好的部分)确实注意到低频噪声不是很热、 非常适合 JFET、但并非如此"超低"。 现在、事实证明模型存在误差、可能点噪声图在低 F 时甚至是一个乐观的低值。不多、但似乎在那里。 我真的很喜欢 AOL 响应中的相位超前-这实际上是在图51的组合中为我提供65度的相位裕度！！
另外一个针对 OPA810模型的测试、另一个 JFET 输入速度稍快一点、是的、OPA1656在物理上比频率噪声低得多
当然、OPA810 TINA 模型与其数据表编号不匹配、 我想没有人会检查这些事情、我想知道还有什么不准确？
SIM 数据、
PDS 编号、
