请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/957201/opa1637-input-voltage-noise-model
器件型号：OPA1637主题中讨论的其他器件： OPA1656
查看此器件进行一些音频工作、首页噪声图还行、有点高噪声转角点、但对于 JFET 很好、
从首页、10Hz 时略高于30nV、
TINA 参考设计文件包括许多图表曲线、这里是针对 AOL 和噪声的(一个侧点、AOL 曲线似乎具有针对 MAG 和相位的 x 刻度、很难读取-此外、 所述的 CLoad 是复用的-只是试图扩大带宽、处理典型的寄生、什么？)
但 sim 中的噪声似乎要高得多，再次查看10Hz，看起来像60nV，模型中的转角要高得多-在10Hz 时运行 sim 显示61nV -因此，正确的是，首页图或 sim 模型， 会对音频中的集成噪声数产生影响、
