[参考译文] TLV320ADC3101：I2S 模式的通道偏移设置

admin

Guru**** 2384130 points

Other Parts Discussed in Thread: TLV320ADC3101, TLV320ADC3100

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TLV320ADC3101
主题中讨论的其他器件： TLV320ADC3100

您好！

对于 I2S 模式、时序图在 TLV320ADC3101数据表的第19页中进行了介绍。因此、在该图中、Ch_Offset_1似乎设置为"1"。我的理解是否正确？

如果 Ch_Offset_1设置为"0"、则下图应正确。

此致、
加藤

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Kato-San、

I2S 协议实际上包含 FSYNC 边沿和数据开始之间的1 BCLK 周期延迟、因此该协议固有偏移1。因此、上面的第一个图是偏移量为0的正确图、因为偏移寄存器中添加的任何偏移量都是所选协议的标准格式之外的。

最棒的

Zak

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Zak-San、您好！

感谢你的答复。

第二个图在 TLV320ADC3100数据表的第18页上提到。严格地说、该时序图是否不正确？

此致、
加藤

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Kato-San、

TLV320ADC3100的图表中似乎存在错误。请注意、I2S 协议的描述"左通道的 MSB 在字时钟下降沿之后的位时钟的第二个上升沿上有效"未准确反映在第二个图中。

感谢您的观看！

最棒的

Zak

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Zak-San、您好！

感谢您提供信息。

我知道。

此致、
加藤

音频（参考译文帖）(Read Only)