This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/956625/dit4096-mclk-and-sck-timing-in-master-mode
您好！
我们的客户计划将 DIT4096输入 MCLK 分享到他们的 DSP 系统、在这种情况下、DSP 需要在输出 SCLK 和 SYNC 之间提供一些输入 MCLK 时钟的时序规格。
通常、 我们可以在音频接口器件的主模式下看到此类时钟计时规格。
这是紧急的设备更换活动。
此致、
Mochizuki
您好、Mochi、
由于只能有一个总线主控、所以与 MCLK 相关的信号时序并不是为这些接口器件指定的、所以通常不需要知道与 MCLK 的关系。 如果处理器在不同的总线上充当主器件、那么使用相同的 MCLK 应该保持同步。 虽然我们没有这方面的规格、但我不希望 MCLK 和其他时钟边沿之间的延迟超过15ns。
最棒的
Zak
你好、Zak、
感谢您的快速回复。
我们已将其通知给客户并等待他们的反馈。
