[参考译文] PCM1802：OSR

admin

Guru**** 2391795 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：PCM1802

您好！

它在数据表中写入以下内容。

'当 FS < 50kHz 时、×128模式可用、并且必须小心使用、因为384 FS 系统时钟的占空比会影响性能。'

我们必须仔细使用384fs 吗？

我想知道256 fs 和512的情况。

此致、

Kuramochi

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Kuramochi、

我相信这是因为以较高的时钟速率运行调制器意味着 ADC 转换可能对系统时钟上的相位噪声/抖动更敏感。高于256*FS 的系统时钟实际上可以在内部分频为256*FS，因此这也有助于减少抖动。最好始终提供高质量的系统时钟、并且您当然希望避免具有显著占空比变化的时钟。

最棒的

Zak

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Zak-San、您好！

感谢你的答复。

内部256*FS 时钟是否由系统时钟生成？

如果是，系统时钟的下降沿可用于生成内部256*FS，如下所示。

我假设这就是" 384 fs 系统时钟的占空比会影响性能的原因。"

你怎么看？

此致、

Kuramochi

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Kuramochi-San、

是的，对于384*FS、512*FS 和768*FS 输入情况，内部256*FS 时钟由 SCKI 生成。我不确定这种情况下的1.5内部分频器的确切设计方式、但考虑到分频器使用下降沿的占空比问题、我认为这是一个公平的假设。

最棒的

Zak

音频（参考译文帖）(Read Only)