[参考译文] PCM1862：CAN 方案工作正常

admin

Guru**** 2384460 points

Other Parts Discussed in Thread: PCM1862

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：PCM1862

您好！

我的客户想知道 PCM1862是否可以支持24.576MHz 位时钟作为从器件、并且能够承受比平常更长的帧同步间隔？

这是一种情况：

Fs = 48kHz
WL = 24位
MCLK/SCLK = 24.576MHz 来自主器件
主器件的 BCLK = 24.576MHz
Wclk = TDM16帧= 512 x BCLK (TDM16 = 16X32位)

如果使用前两个 TDM 时隙进行数据传输是可以的、但它应该在高阻态良好地等待下一个帧开始、512位时钟之后。

谢谢。

B.R M.A.M

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

只要仍在计时、PCM1862在不传输时将保持其数据输出高阻态。它支持50%占空比 WCLK/LRCK 或1位时钟脉冲。唯一的限制是 PCM1862只能将其数据输出偏移多达256个 BCK 周期、但如果您使用前两个 TDM 插槽、则这不是问题。

最棒的

Zak

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

谢谢 Zak。

最后一个问题：从模式下的最大 BCK 可被解释为3MHz。周期最小值被称为 1/(64 x FS)。

在从模式下、24.576MHz 的 BCK 是否可以从主器件接收？

B.R M.A.M

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

表7.11中提到的 BCK 限制现在实际上在数据表中是不准确的。我已经测试了这个、以确认器件在较高的 BCKS 下运行正常、并在一个要更新的事项列表上进行了此测试。如表7.8所示、在1.8V IOVDD 下支持的最大 BCK 为25MHz、在3.3V IOVDD 下支持的最大 BCK 为50MHz

最棒的

Zak

音频（参考译文帖）(Read Only)