[参考译文] TLV320AIC3254：偶发故障、导致奇怪的音频处理

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/792484/tlv320aic3254-sporadic-failure-causing-strange-audio-processing

器件型号：TLV320AIC3254

您好！

我想检查您是否可以为我提供任何支持、以解决我们产品中编解码器芯片的问题。

我们使用的是 TLV320AIC3254 编解码器、它与定制板上的 MCU 进行通信。我们使用 I2C 进行控制、使用 I2S 在蓝牙模块、编解码器和 MCU 之间进行声音传输。我们使用 mDSP_A 和 mDSP_D 进行音频处理。我们使用 PurePath Studio 设计音频滤波、然后使用生成的头文件来使用它。音频处理包括单声道混频器、包含可变 Q 带通滤波器的双二阶滤波器、以及用于传出声音的 VAD 噪声过滤块。传入的声音包括低音增强器和单声道混音器。

产品中的特定场景需要在采样频率之间切换。我们将在44.1kHz 和8kHz 之间切换、具体取决于传入的音频是作为正常音频流处理(44.1kHz)、还是作为电话呼叫处理(8kHz)。

该问题发生在电话全时(切换到8kHz 时)、在大约10%的电话全时发生、但它是非常零星和不可预测的。当问题发生时、麦克风拾取的声音被编解码器处理、然后被发送到全音器的另一侧、质量突然变差。我附加了两个 MP3文件、它们是唱机另一侧的录音。这些录像使用相同的产品和方案。

有人可以在这里帮助我吗？为了使声音质量有时变得如此糟糕、可能会出现什么问题？非常感谢您的任何支持！

e2e.ti.com/.../distorted.mp3e2e.ti.com/.../normal.mp3

6 年多前

0 admin 6 年多前

TI__Guru**** 2470720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Gamli、

欢迎使用 E2E、感谢您关注我们的产品！

根据您共享的信息、检查问题的根本原因可能很复杂。您能否分享更多有关使用编解码器的系统时钟架构以及编解码器时钟设置的详细信息？在不正确调整时钟设置的情况下、我在不同采样率之间进行更改时遇到了一些问题。是否可以分享采样率之间更改所遵循的流程？

此致、

Diego Melendez López í a
音频应用工程师

0 admin 6 年多前

TI__Guru**** 2470720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Diego、

感谢您的回复。但是、要了解更多详细信息、请参阅：

我们使用 MCU 为编解码器计时。使用 PurePath 生成的头文件初始化时钟设置。最初、我们使用8kHz 的时钟设置、然后在适用时切换到44.1kHz。时钟和电源设置初始化如下：

｛0、0x00｝、
//# reg[0][1]= 0x01；通过软件复位初始化器件
｛1、0x01｝、
｛254、0x0A｝、
｛0、0x01｝、
//# reg[1][1]= 0x08；为 AVDD LDO 加电；禁用弱 AVDD 至 DVDD 连接；启用主模拟电源控制、AVDD LDO 供电；禁用弱 AVDD 至 DVDD 连接
｛1、0x08｝、
//# reg[1][2]= 0x01；启用主模拟电源控制修改为1
｛2、0x01｝、
//# reg[1][71]= 0x32；将输入上电时间设置为3.1ms
｛71、0x32｝、
//# reg[1][123]= 0x01；将 REF 充电时间设置为40ms (自动)
｛123、0x01｝、
｛255、0x00｝、
｛255、0x01｝、
｛0、0x00｝、
//# reg[0][60]= 0x80；DAC 编程模式：miniDSP_A 和 miniDSP_D 一起上电、miniDSP_A 用于信号处理
｛60、0x80｝、
//# reg[0][61]= 0x00；同步模式被禁用；DAC 编程模式：miniDSP_A 和 miniDSP_D 未一起上电、miniDSP_A 用于信号处理；使用 miniDSP_A 进行信号处理
｛61、0x00｝、
//# reg[0][17]= 0x08；8x 内插
｛17、0x08｝、
//# reg[0][23]= 0x04；4倍抽取
｛23、0x04｝、
｛15、0x03｝、
｛16、0x88｝、
｛21、0x03｝、
｛22、0x88｝、
｛0、0x08｝、
//# reg[8][1]= 0x04；ADC 的自适应模式
｛1、0x04｝、
｛0、0x2C｝、
//# reg[44][1]= 0x04；DAC 的自适应模式
｛1、0x04｝、
｛0、0x00｝、
//# reg[0][5]= 0x91；P=1、R=1、J=24
｛5、0x91｝、
//# reg[0][6]= 0x18；P=1、R=1、J=24
｛6、0x18｝、
//# reg[0][7]= 0x00；D=0000 (MSB)
｛7、0x00｝、
//# reg[0][8]= 0x00；D=0000 (LSB)
｛8、0x00｝、
//# reg[0][4]= 0x03；PLL_CLKIN = MCLK、CODE_CLKIN = PLL_CLK、PLL 打开
｛4、0x03｝、
//# reg[0][12]= 0x88；MDAC = 8、分频器加电
｛12、0x88｝、
//# reg[0][13]= 0x03；DOSR = 768 (MSB)
｛13、0x03｝、
//# reg[0][14]= 0x00；DOSR = 768 (LSB)
｛14、0x00｝、
//# reg[0][18]= 0x02；NADC = 2、分频器断电
｛18、0x02｝、
//# reg[0][19]= b0；mAdc = 48、分频器已通电
｛19、0xB0｝、
//# reg[0][20]= 0x80；AOSR = 128
｛20、0x80｝、
//# reg[0][11]= 0x82；NDAC = 2、分压器通电
｛11、0x82｝、

切换采样率时、我们将运行以下过程：

使 ADC 和 DAC 静音
为 ADC 和 DAC 断电
将 PLL 更改为所需的值(将 PLL 设置为 ON、然后更改 J 的值)
为 ADC 和 DAC 设置所需的时钟分频器值。
使用正确的 DAC 和 ADC 滤波器值对 mDSP 进行重新编程
为 ADC 和 DAG 加电
使 ADC 和 DAC 取消静音

希望这能让您深入了解我们的问题所在。从音频文件中、您能否就可能发生的情况提出任何建议？

否则、我们将对您的任何建议表示赞赏。

/Gamli

0 admin 6 年多前

TI__Guru**** 2470720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

小型更新：
由于在使用 mDSP_A 时我实际上不需要专门针对44.1kHz 使用滤波器、因此我尝试跳过对 mDSP_A 值进行重新编程的部分、并跳过了更改 ADC 的时钟、因此我只重新配置 mDSP_d 和 DAC 时钟。
现在、似乎没有出现问题。您是否知道为什么它偶尔不能完成 ADC 时钟/滤波器值的更改？您可能认为这会导致这种类型的不稳定吗？
BR、
/Gamli

0 admin 6 年多前

TI__Guru**** 2470720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

问题的根源似乎是 PLL 未成功设置。如果我在设置 PLL 值后立即手动插入50ms 延迟(起作用的随机值)、问题就会消失。我是否可以检查一些标志以验证 PLL 是否已成功设置？这是建议的方法吗？或者、我是否在程序中的错误位置放置 PLL？

如果 TI 员工能提供回复、我们将不胜感激、因为这不是一个解决方案、但如果确认这是实际监控的解决方案、那就更好了...

此致、
Gammli

0 admin 6 年多前

TI__Guru**** 2470720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Gamli、

很抱歉耽误你的时间、我们最近比较忙。编程后、PLL 需要大约10ms 的延迟才能输出适当的 PLL_CLK、否则 PLL_CLK 可能不正确、从而导致一些问题。

此致、

Diego Melendez López í a
音频应用工程师

0 admin 6 年多前

TI__Guru**** 2470720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Diego、
答：我在文档中遗漏了什么、还是在文档中遗漏了什么？
b.除了给它固定的延迟之外、是否还有办法安全地执行它？
BR、
Gammli

0 admin 6 年多前

TI__Guru**** 2470720 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Gamli、

AIC3254应用参考指南第3章的第3.4节对此进行了说明。编解码器上没有指示 PLL_CLK 何时正常运行的机制、因此添加延迟是确保 PLL 正常运行的唯一方法。

此致、

Diego Melendez López í a
音频应用工程师

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] TLV320AIC3254：偶发故障、导致奇怪的音频处理