• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 461 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS2505-Q1EVM：DAC D 类放大器回放配置的参数问题

admin
Guru**** 2468610 points
Other Parts Discussed in Thread: TAS2505-Q1, TIDA-01529, TAS2505EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/790341/tas2505-q1evm-the-parameters-questions-for-dac-class-d-amp-playback-configuration

器件型号：TAS2505-Q1EVM
主题中讨论的其他器件：TAS2505-Q1、 TIDA-01529、 TAS2505EVM

大家好、

我的 TAS2505-Q1应用是不带 MCLK 的 I2S 从器件。 根据手册的建议、时钟参数为：

  1. BCLK = 1.536MHz (=PLL_CLKIN)
  2. R*J.D/P = 4*14.0/1 (R=4、J=14、D=0、P=1)
  3. CODE_CLKIN = PLL_CLK = 86.016MHz
  4. NDAC = 2、DAC_CLK = 43.008MHz (远高于 EVM 6.144MHz)
  5. MDAC = 7、并且 DAC_MOD_CLK = 6.144MHz
  6. DOSR = 128、DAC_FS = 48kHz

我的电源配置使用5V SPKVDD 为 DVDD 和 AVDD 生成内部 LDO 1V8、并使用外部3V3生成 IOVDD。

 

我已经检查了手册中每个公式列表中满足的参数、但我仍然有一些问题：

  1. PLL“R”范围是多少？ 1~4 Ω 还是1~16? 在数据表中、它是不规则的。
  2. “DAC_CLK”的用途是什么？ 它只是一个 BDIV_CLKIN 的时钟源吗？
  3. 什么是"BDIV_CLKIN"？ 如果我没有时钟输出、我是否有必要这么做？
  4. 当 I2S 接口关闭但寄存器未复位时、会发生什么情况？ 我是说、处理器的 I2S (BCLK\WCLK\DATA)并不总是馈送到 TAS2502-Q1中、我是否应该在每次 I2S 关闭时执行断电序列？ 还是将配置保留到下一个 I2S？
  5. EVM 默认 D 类回放示例对我来说有点不同和奇怪、尽管它适用于 EVM。 请为我检查一下。 作为附件。 (寄存器中的某些参数是保留的、但示例配置会尝试在其上写入值。 即 PAGE 0、寄存器0x3F、D3-D2。 示例写入值0xB0、但我认为0xB4是正确的)
  6. 寄存器1第1页中的“主参考”是什么？
  7. EVM 的原理图是将 LDO_SEL 连接到 SPKVDD、但示例将 LDO 选择 D0 (寄存器2、页1)写入0 (LDO_SEL 引脚为低电平)。 虽然 EVM 仍然可以工作、但值应为1 (LDO_SEL 为高电平)、我对吗？

e2e.ti.com/.../ClassD_5F00_playback_5F00_example.cfge2e.ti.com/.../PGWW20_5F00_ClassD_5F00_playback.cfg

  • 0
    TI__Guru**** 2468610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Nick、

    请查看我在下面的回答、如果您对此仍有疑问或意见、请告诉我。

    你是对的。 寄存器设置和参考指南中的 PLL 部分中的1-16将"R"值指定为1-4。 正确的范围是1-4。 我们将尽快修改不正确的范围。 提醒一下、当 D≠0时、由于 PLL 中的一些限制、R 必须为 R = 1。

    DAC_CLK 可以是 BDIV_CLKIN 的时钟源、但也可以用于初始化处理块。 所有具有集成处理块的音频转换器都需要初始化时钟。 某些具有集成蜂鸣器的情况需要 DAC_CLK 始终工作。 在 TAS2505-Q1等其他器件中、它们只需要初始化少数几个 DAC_CLK 脉冲。

    仅当 BCLK 配置为输出时才需要 BDIV_CLKIN。 这个时钟源将 DAC_CLK 或 DAC_MOD_CLK 作为源来生成 BCLK。 在从机模式下不需要。

    4. I2S 线路禁用时无需禁用或复位寄存器。 当无数据可用时、设备将静音。 在下一个 I2S 数据可用之前、可以保留相同的寄存器设置。 但是、当 DAC 和输出驱动器上电时、该器件会消耗功率。 我们通常建议关闭这些模块、以在待机模式下节省功耗。

    5.我同意。 寄存器0x3F 必须为0xB4、因为位 D2被保留并且必须始终为"1"。 这是 EVM 默认设置上的拼写错误、似乎不会显著影响正常行为。

    6.主基准用作耳机驱动器电源基准。 当打算使用耳机驱动器时、这是必需的。 D 类输出不需要该基准即可工作。

    7.您是否正在使用 TIDA-01529 (具有诊断功能的仪表组和紧急呼叫音频参考设计)？ 您使用的寄存器配置似乎是针对 TAS2505EVM A 版( www.ti.com/.../slau498a.pdf )而设计的，它允许将 LDO_SEL 引脚连接到 SPKVDD 或 GND。 这两个评估模块的寄存器配置都正确、但如果出现第1页的寄存器2、则 TIDA-01529的位 D0必须为1 (LDO_SEL 如前所述设置为高电平)。

    希望这对您有所帮助。 如果您对此器件仍有疑问或意见、请告诉我。 我们将努力更正您检测到的拼写错误、以避免将来的混乱。

    此致、
    Luis Fernando Rodríguez S.
  • 0
    TI__Guru**** 2468610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Luis、
    这对我真的很有帮助。 我有其他回复、请在下方查看：
    2.在我的设计中、DAC_CLK = 43.008MHz、远高于 EVM 设计(6.144MHz)、您是否有建议的 DAC_CLK 范围？
    7.是的、我使用的是 TIDA-01529而不是 TAS2505EVM。

    感谢您的回复~
    Nick。
  • 0
    TI__Guru**** 2468610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Nick、

    DAC_CLK 频率范围取决于 DVDD 电压电平。 如果 DVDD≥1.26V、DAC_CLK 频率最高可支持25MHz；如果 DVDD≥1.65V、最高可支持55.296MHz。 有关更多详细信息、请查看参考指南的表2-21： www.ti.com/.../slau434a.pdf

    7.由于跳线配置不同、TAS2505EVM 在硬件配置方面具有更大的灵活性。 您正在使用的寄存器配置适用于此 EVM 和 TIDA-01529。 正如您在第一篇帖子中提到的、我建议修改第1页/寄存器2。

    如果您有其他问题或意见、请告诉我。

    此致、
    Luis Fernando Rodríguez S.
  • 0
    TI__Guru**** 2468610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Luis、
    很抱歉耽误你的回答。
    感谢您的建议、这将对我大有帮助。

    此致、
    Nick。