[参考译文] TLV320DAC3100：蜂鸣器、MCLK 波形和模拟输出波形

您好！

欢迎使用 E2E、感谢您关注我们的产品！

您能否提供完整的寄存器配置？ 我将有助于正确理解此案例。

您是否也在使用 WCLK 和 BCLK？ 为了正确启用处理块、器件至少应该使用或生成一个 BCLK。 处理块需要初始化大约8个 BCLK 脉冲。

另外，请记住 TLV320DAC3100具有 D 类输出，因此您需要添加 D 类滤波器( http://www.ti.com/lit/an/sloa107/sloa107.pdf )，以查看预期的蜂鸣正弦波。

此致、
Luis Fernando Rodríguez S.

这是我的寄存器配置。

第0页

REG[4]= 0x3
REG[5]= 0x92
REG[6]= 0x7
REG[7]= 0x0
REG[8]= 0x0
REG[11]= 0x82
REG[12]= 0x87
REG[13]= 0x0
REG[14]= 0x80
REG[25]= 0x5
REG[26]= 0x81
REG[27]= 0xc
REG[28]= 0x0
REG[29]= 0x1
REG[30]= 0x82
REG[60]= 0x19
REG[63]= 0xdb

第1页

REG[32]= 0x86
REG[35]= 0x44
REG[38]= 0x80
REG[42]= 0x1c

第0页

REG[73]= 0x7
REG[74]= 0x53
REG[75]= 0x0
REG[76]= 0x18
REG[77]= 0xf9
REG[78]= 0x7d
REG[79]= 0x8a
REG[71]= 0x9b

我没有使用 WCLK 和 BCLK。 它们均接地。

BTW、今天我将 PWM 输出(6.144MHz)用作 TLV32DAC3100的 MCLK。 模拟输出波形在没有实际变化的情况下是相似的。

您好、Luis、

我的 TLV320DAC3100的 MCLK 波形不是正弦波、它是否适用于蜂鸣器？

您好！

如果 MCLK 波形尊重数据表的 VIH 和 VIL 参数、则不应出现任何问题。 但是、您需要使用或生成与 TLV320DAC3100之间的 BCLK 脉冲。 这些处理块取决于一些要完全初始化的 BCLK 脉冲。 否则、您将无法使用蜂鸣器功能。

此致、
Luis Fernando Rodríguez S.

您好、Luis、

我仔细检查了我的代码、发现我通过使用 DAC_MOD_CLK 作为时钟源、将 BCLK 配置为在内部生成。 现在、我的输入 MCLK 是方波、但其电容超过4V (我的 IOVDD 是3.3V)、对吧？

您好、Luis、

感谢你的帮助！