请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320AIC3254 尊敬的 Sirs：
我的客户询问了 PLL 在 TLV320AIC3254的受控模式下锁定的条件。
我已查看数据表、但找不到上述说明。
因此、请告诉我 PLL 锁定在 TLV320AIC3254从模式下的条件。
另外、请告诉我 从 BCKL 生成 PLL 时 BCKL 的容差。
此致、
哈塞伯
尊敬的 Sirs：
我的客户询问了 PLL 在 TLV320AIC3254的受控模式下锁定的条件。
我已查看数据表、但找不到上述说明。
因此、请告诉我 PLL 锁定在 TLV320AIC3254从模式下的条件。
另外、请告诉我 从 BCKL 生成 PLL 时 BCKL 的容差。
此致、
哈塞伯
您好、Hasebe-San、
数据表包含 PLL 输入的约束条件：
关于 BCLK 的容差… 您到底在寻找什么？
此致、
-Steve Wilson
Hasebe-San、
AIC3254可以将 MCLK、BCLK、GPIO 或 MFP1引脚用于 PLL_CLKIN
频率限制在我之前的帖子中。
此致、
-Steve Wilson
