This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS2505-Q1:25K 采样率、无 MCLK 问题

Guru**** 2481325 points
Other Parts Discussed in Thread: TAS2505, TAS2505-Q1, TAS2505-Q1EVM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/830063/tas2505-q1-25k-sampling-rate-without-mclk-question

器件型号:TAS2505-Q1
主题中讨论的其他器件:TAS2505

尊敬的 TI:

由于 MCU 限制、我们没有通用音频采样率、例如8k、16k、48kHz。 目前、我们有10k、25k 和50kHz 选项。 以下是应用电路:

  • TAS2505-Q1是不具有 MCLK 输入的 I2S 从器件
  • 使用 BCLK 作为 PLL 时钟输入
  • SPKVDD 仅为5V、IOVDD 仅为3V3
  • LDO_SEL 为高电平、使用内部 LDO 将 AVDD 和 DVDD 连接在一起
  • I2S:BCLK=800kHz、WS=25kHz、16位深度

 

我已经测试了另一个具有相同配置但采样频率为48kHz 的介质源,它工作正常。 然后、我修改了时钟设置以满足 TAS2501-Q1要求。 我的设置如下:

  • BCLK 为800kHz、作为 PLL_CLKIN
  • P=1、R=4、J=28、P=1
  • PLL_CLK 为89.6MHz、作为 CODEC 的 CLKIN
  • NDAC=2、DAC_CLK 为44.8MHz
  • MDAC=7、DAC_MOD_CLK 为6.4MHz
  • DOSR=256、DAC_FS 为25kHz
  •  

有关更多详细信息、请参阅随附的配置 file.e2e.ti.com/.../PGWW20_5F00_ClassD_5F00_playback_5F00_FS25k.cfg

但是、我听到的是高频音调、而不是1kHz 音调。 我要确认的是什么

  1. TAS2505-Q1输入能否支持25kHz 采样?
  2. 我的设置是否正确?
  3. 由于 I2S 驱动程序是软件控制、我担心数据格式:下面是 PCM 原始数据和实际波形:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我想附加 PCM 原始数据、但它似乎不起作用。 如果您对感兴趣、请告诉我。 我可以通过电子邮件发送它。

    - Fs=25kHz

    - 16位

    -立体声

    - 1kHz 音调、-10dBFS、0.5s

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nick、

    您的配置不应出现问题。 我在 TAS2505-Q1EVM 的帮助下对其进行了测试、它工作正常。 我可以得到正确的正弦波。 我还使用我们建议的 PLL 值测试了不同的配置、并且工作正常。

    e2e.ti.com/.../TAS_5F00_SPK_5F00_Playback_5F00_25KHz.txt

    您的数据是否采用二进制补码签名 PCM 格式?

    您是否有音频精度工具来测试来自 I2S 发送器的正弦波数据?

    此致、
    Luis Fernando Rodríguez S.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Luis、

    我注意到 PCM 原始数据格式为 LSB、MSB。 我们转移到 MSB、LSB、然后它工作、输出电压和频率都是正确的。 但我发现下面的问题是、在 I2S 结束时、我们将停止 BCLK 以及数据、TAS2505的数字处理似乎同时停止、因此波形在特定电压下停止。 (黄色为 WS、红色为带 LC 滤波器的 AMP 输出)

    我尝试添加0数据以将 BCLK 保留额外1ms、问题就没有了。 那么、我的问题是、当 BCLK 停止时、DAC 停止是否合理? 如果是、我必须保持 BCLK 工作的持续时间是多少?

    我查看了您的设置、并对其提出了一些问题

    (1) 第1页、寄存器2、D2: 保留。 不要写入除复位值以外的任何值。(RESET=1)
    #页切换到第1页
    宽30 00 01
    # LDO 输出编程为1.8V、电平转换器加电。
    宽30 02 00

    (2)第0页、寄存器63、D2-D3保留、 只写默认值。 (默认值=01)
    #仅 LDAC 已通电。DAC 路径设置 LDAC 和 RDAC 的 LDAC 数据单声道。 RDAC 数据已禁用。软步骤1 (每个 FS)。
    W 30 3f B0

    以上两个问题是否拼写错误或有新的定义?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nick、

    BCLK 和 DAC 处理块始终与内部活动的开始和结束相关联。 通常、处理块需要至少8个 BCLK 脉冲才能开始其数字处理。 同样、这些块需要大约8个 BCLK 脉冲来完成其活动。

    关于我共享的设置、这些是我们用作 TAS2505-Q1EVM 初始化代码的设置。 如果这些代码行不适用于您的配置、您可以使用当前设置。

    此致、
    Luis Fernando Rodríguez S.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Luis、

    明白了。 你真的帮了我很多。

    此致、

    Nick。