由于没有对 TAS2559时钟树的描述、我尝试根据从各种来源获得的信息进行描述。
请参见下图。
描述不完整、除其他外、我缺少所有 PLL 规则、时钟范围和限制。
请向我提供缺失的信息吗？ 谢谢
关于 PLL 配置、我需要知道以下寄存器的定义：
B100P0R1
B100P0R2
B100P0R34
B100P0R42
B100P0R43
B100P0R44
我还需要知道如何指定 DOSR。
在配置 PLL 和时钟寄存器时、我注意到 INT_DET_1和 INT_DET_2寄存器中设置了一些未指定的中断源。
在 INT_DET_1 (B0P0R104)中、位5 (保留)被置位。 我认为该位表示"CLK 已暂停"。 请确认并描述它的含义(停止哪个时钟)。
在 INT_DET_2 (B0P0R108)中、设置位1 (保留)。 请描述此位。
TAS2559时钟树(草稿)：
GPI (O) OSC
| |
+--+----- +-++
| PLL MUX | B0P1R116选择 clk 源
+--- +--- +
|
+--- +--- + B100P0R27套件 P (1-64)
| PLL (J.D/P) | B100P0R28套件 J (1-64)
+--- +--- + B100P0R29套件 D (MSB)
| B100P0R30套件 D (LSB)
|
GPI (O) |
| |
+--+---- +-++
| NDIV MUX | B0P1R115选择 clk src
+--- +--- +
|
+--- +--- +
| NDIV | B100P0R32设置 NDIV 比率(1-127)
+--- +--- +
|？
+--- + |
|+--- +--+-++
| | DSP MUX | B100P0R31选择时钟源
|+--- +--- +
| |
|+---> DSP 时钟
|
| DAC_CLK
+--- +--- +
| MDIV | B100P0R33设置 MDIV 比率(1-127)
+--- +--- +
| DAC_MOD_CLK
+--- +--- +
| DOSR | B？P？R？ 设置 DOSR 比率(1-？)
+--- +--- +
| DAC_FS
此致
Frank Rolsted Jensen
