对于多通道应用、我需要同步大量的这些器件。 加电序列必须分阶段(不能同时加电)、因为它们在执行复位时消耗的电流与在我的应用中正常运行时消耗的电流太大。 是否有人重置并同步了大量此类器件?
例如:我想一次释放10个复位值、并将它们与当前运行的值同步。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
对于多通道应用、我需要同步大量的这些器件。 加电序列必须分阶段(不能同时加电)、因为它们在执行复位时消耗的电流与在我的应用中正常运行时消耗的电流太大。 是否有人重置并同步了大量此类器件?
例如:我想一次释放10个复位值、并将它们与当前运行的值同步。
此转换器上的 RST 引脚用作断电控制。 当置位为低电平时、此芯片保持在复位状态并且在驱动它的时钟为低电平时汲取最小电流(不切换)。
您不会说明您在系统中还有什么东西来进行控制。 您可以将每块芯片的复位引脚以一组十的形式连在一起。 微控制器或 FPGA 上的八个引脚可以控制80个转换器。 您还需要将时钟输入保持在低电平、因此、也可通过这些复位来控制某种栅极可能是不错的。
"大量器件"的时钟树、尤其是调制器时钟、可能是一个挑战。
同步相当简单。 只要转换器处于受控模式并且它们的时钟输入是相同的、它们就会被同步。
感谢您的回复、
复位、MCLK、LRCLK 和 BCLK 都有自己的时钟缓冲器树、这些时钟缓冲器树由 FPGA 进行控制。 缓冲器树中的延迟是通过将体系结构划分为组来管理的。 我们能够同步所有 ADC 的相位的唯一方法是同时解除它们的复位、这会导致大电流消耗。
您说过、同步这些器件很容易。 如果我想同步其中的80个器件、一次从复位释放10个器件、如果我操作时钟、我可以这么做吗? 这是什么样的? 它们是否都需要 MCLK (甚至是复位时的 MCLK)、但我在 LRCLK 和 BCLK 上保持关闭?
没有记录该器件正在执行的内部采样和数字化的信息。 我们的经验表明、如果我们不同时释放这些器 件的复位状态、则相位不对齐、这意味着内部模拟采样在不同的时间发生、即使所有外部时钟信号都对齐。
感谢 Steve、
我可以尝试您对当前设计的建议、看看它是否起作用。 出于好奇、在主从模式下使用 TI 开发板时、同步是如何工作的? 我将介绍主/从模式交互、但如果 TI 将其记录在案、情况会更好。
我的初始问题是、在同时将这些器件从复位状态中拉出(同时提供 MCLK)时、电流消耗很大。 您的解决方案是否会避免这种大浪涌? 我相信 TI 也会记录这种浪涌事件。 你同意吗?
您提到不需要同步如此多的这些器件、并且没有相位补偿。 您是否有另一个性能相当的器件正在大量通道中同步并且/或者是否包含相位补偿?