[参考译文] TLV320AIC3111：需要时钟配置帮助。

苏维克、  

不确定如何在那里生成 PLL 值。  

但是、如果 MCLK 已经是 FS 的倍数、 则不需要 D 值。  

我建议尝试的值

P=1

R=1

J=24

D=0000

N= 4

M=12

这是一个很好的起点。  DSP 时钟最大值在数据表中、 但您可以更改 M/N 比、以便在必要时使 DSP 时钟更高。  

此致

-Steve Wilson

谢谢 Steve。

在 PurePath Studio 上编辑 SystemConfiguration 时、我会找到两个 不同的位置、其中 P、R、J D、N、M 会发生变化。 其中一个位于预定义代码的顶部、如所示

REG[0][4]= 0x03；PLL_CLKIN = MCLK = 11.2896MHz。、CODE_CLKIN=PLL_CLK
REG[0][5]= 0x91；PLL 上电、P = 1、R = 1
REG[0][6]= 0x08；J = 8
REG[0][7]= 0x00；D (13：8)= 0
REG[0][8]= 0x00；D (7：0)= 0 (CODEC CLKIN =(PLL_CLKIN * R * J.D)/ P = 90.3168 MHz。

另一个是

%%if (%%prop (SampleRate)=16000)
REG[0][5]= 0x91；P=1、R=1、J=24
REG[0][6]= 0x18；P=1、R=1、J=24
REG[0][7]= 0x00；D=0000 (MSB)
REG[0][8]= 0x00；D=0000 (LSB)
REG[0][4]= 0x03；PLL_CLKIN = MCLK、CODE_CLKIN = PLL_CLK、PLL 打开
REG[0][12]= 0x88；MDAC = 8、分压器加电
REG[0][13]= 0x01；DOSR = 384 (MSB)
REG[0][14]= 0x80；DOSR = 384 (LSB)
REG[0][18]= 0x02；NADC = 2、分压器断电
REG[0][19]= 0x98；mAdc = 24、分压器通电
REG[0][20]= 0x80；AOSR = 128
REG[0][11]= 0x82；NDAC = 2、分压器上电
%%endif

我更改了以下哪些模块？

为了使时钟源符合我的要求、我还必须做哪些其他更改？

苏维克、  

必须单击 AIC3254框架，然后在属性菜单中单击系统设置代码。  然后单击带有...的小框。  

这将打开您的器件配置。  16kHz 的时钟设置已经与我发布的设置类似、仅具有更大的 M_ADC 值和更低的 N_ADC 值。  当然、时钟值相同。  

DAC 的 DOSR 为384、因此 M 值较低、但时钟相同。  

您在这里想要实现什么目标？

此致、

-Steve Wilson

我正在尝试使用所使用的控制器生成必要的时钟信号。 我提供的信号是4.096Mhz。

苏维克、  

是否希望编解码器生成 BCLK 和 WCLK？  

Steve  

不适用于我们当前的应用、但我们可能需要在未来的版本中使用它。

苏维克、  

那么、您提供4.096Mhz MCLK、并且您使用这些 PLL 配置设置、它在 EVM 上工作、但在您的电路板上工作？  

是否确定要实际写入寄存器？  

此致、

-Steve Wilson