[参考译文] TLV320ADC3140处于主模式时，如何配置采样率和 BCLK 与 FSYNC 频率比？？

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/868335/when-tlv320adc3140-is-in-master-mode-how-to-configure-sampling-rates-and-bclk-to-fsync-frequency-ratio

你(们)好

我 ；TLV320adc3140，我要将 TLV320ADC3140配置为主模式、至 I2S 模式、16K 采样率、BCLK 至 FSYNC 频率比为512 μ s

1）您是否有关于此 TLV320adc3140/TLV320adc5140/TLV320adc6140的寄存器配置的说明手册或说明？

2 μ s）FSYNC始终 为5.5hz； 请检查代码以查看配置是否有问题？软件配置如下所示：

RES=TLV320_Write_Reg (0、0)；  //选择组0
delay_ms (2)；

RES=TLV320_Write_Reg (0x010X01)；   //复位
delay_ms (2)；

RES=TLV320_Write_Reg (0x02,0X81)；   //SLEEP_CFG 寄存器；内部生成的1.8V Areg 电源，器件不在睡眠模式中
delay_ms (2)；

RES=TLV320_Write_Reg (0x070X80)；  //ASI_CFG0寄存器；I2S 模式、16位、未使用周期始终发送0
delay_ms (2)；

RES=TLV320_Write_Reg (0x08,0X20)；  //ASI_CFG1寄存器；发送 LSB 一个完整周期，总线保持器始终启用
delay_ms (2)；

RES=TLV320_Write_Reg (0x13、0XC3)；  //MST_CFG0寄存器；器件处于主模式、自动时钟配置被禁用、PLL 被启用、16MHz
delay_ms (2)；

RES=TLV320_Write_Reg (0x14、0X1A)；  // MST_CFG1寄存器；采样率16kHz、BCLK 与 FSYNC 频率比为512
delay_ms (2)；


RES=TLV320_Write_Reg (0x73、0XF0)；  //IN_CH_EN 寄存器；通道1-4被启用
delay_ms (2)；

RES=TLV320_Write_Reg (0x74、0XF0)；  //ASI_OUT_CH_EN 寄存器；启用通道1-4输出插槽
delay_ms (2)；

RES=TLV320_Write_Reg (0x75、0XFF)；  //PWR_CFG 寄存器；加电 MICBIAS，加电所有启用的 ADC 和 PDM 通道，为 PLL 加电
delay_ms (2)；

RES=TLV320_Write_Reg (0x76、0XF0)；  /dev/_STS0寄存器；通道1-4 ADC 或 PDM 通道上电
delay_ms (2)；

RES=TLV320_Write_Reg (0x77、0Xe0)；  /dev/_STS1寄存器；设备处于活动模式、至少打开一个 ADC 或 PDM 通道
delay_ms (2)；

e2e.ti.com/.../TLV320ADC3140--Configuration-code.TXT