请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：PCM1794 主题中讨论的其他器件： SRC4392
尊敬的工程师：
我们决定使用 PCM1794开发 HIFI DAC、但要解决一些理论问题。
为 PCM1794提供精确的系统时钟非常容易、其频率比 I2S 时钟大100倍以上。
但 I2S 的时钟精度不稳定。 例如、有时高电压信号的时间长度较短(可能是 SysClock 的1or2时钟周期)。 如果 I2S 接口输入"1010"数字信号、但两个信号的长度均为127SysClock 周期、而两个信号的长度均为129SysClock 周期、PCM1794是否会将抖动校正为理想信号、而所有这些信号都是128SysClock 周期长？
如果 PCM1794无法校正 I2S 信号的这种抖动、是否有任何建议的方法 来重新组织 I2S 信号的时钟？
谢谢！
