This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS5720M:如果 SAIF 时钟 μs μs (寄存器0x08、位3)和 FAULTZ 引脚每350 μ s 脉冲低电平10 μ s、则会出现问题

Guru**** 2473260 points
Other Parts Discussed in Thread: TAS5720M

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/804760/tas5720m-where-is-the-problem-if-the-saif-clock-error-register-0x08-bit-3-and-faultz-pin-pulses-low-for-10-s-every-350-s

器件型号:TAS5720M

您好!  

我们将 TAS5720用作编解码器、并对其进行调试。 但它会得到 Saif 时钟误差、我测量了 FAULTZ 引脚、它每350us 脉冲低电平10us。  

寄存器读操作如下、

00  01
01  FD
02 04   
03 80   
04  ff
06 55.   
08.08   
10  分
11  fc

在 tas5720M 手册中、有这样的描述、  

在关断模式下运行时、Saif 时钟错误检测电路断电、CLKE 位读取
高。 该读数不表示 Saif 时钟错误。 如果器件在 A 之后未进入激活模式
上电序列或从关断模式转换后、FAULTZ 引脚仅以低电平脉冲的形式输出
每350 μ s μs μs μ s。

那么、问题的原因是什么? 这意味着 tas5720m 永远不会进入激活模式或无法转换到激活模式。 一般而言、为什么 tas5720m 不进入活动模式、MCLK 错误还是硬件错误?

工作条件:

Saif:I²S

64位帧、16位数据、

- fs= 44、1kHz

- BCLK = 3170MHz

MCLK=2910

但我认为问题与工作条件没有关系。 因为在 I2S 传输之前  、已存在 Saif 时钟误差和10us 的 FAULTZ 引脚低电平脉冲。

此致、

张家

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    对于 TAS5720的 I2S 输入、有一些问题:

    是否确定 BLCK 为3170MHZ? 不是3.17MHZ? MCLK 装置如何? 您可能需要确保 Saif 符合数据表要求。

    只要 MCLK 的频率为25MHz 或更低、MCLK 与 LRCLK 的有效比率为64、128、256和512。

    此致
    Linda
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    很抱歉出错了。 BCLK 为3.17MHz、这是测量值。

    是的、牛奶与 lrclk 的比率应为64、128、256或512。 在我的项目中、输入音频 fs 为44.1Mhz、因此输入 lrclk 频率也为44.1k。 我们将牛奶频率设置为44.1*64=2822khz。 但由于 CPU 频率分频的偏差、为 MCLK 生成的 PWM 并不完全等于预期值。 实际测量的 MCLK 频率为2910kHz、与预期的频率略有偏差。

    此外、BCLK 也与设定值略有偏差。 我们使用 NXP IMX 6 CPU 作为控制器,MCLK 由 PWM 生成,而 BCLK 由 SAI/I2S 外设生成。

    您对 CPU 频率分频偏差有什么建议吗?

    此致、
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    该手册说“该读数不表示 SAI 时钟错误。”。 那么、您对该误差有什么看法?

    此致、
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、客户:

    blk=64*LRCLK=64*44.1k=2.822MHz。 因此、您应该配置 SoC 的 BCLK 以满足该比率。 请参阅数据表的第6页。
    由于上电期间存在时钟错误、因此无法通过进入工作模式来解决该问题。

    此致、
    Alix Wan。