[参考译文] TLV320AIC3120：控制编解码器以同步数据输入和输出数据速率

Jacob、  

当数据速率发生变化时、编解码器应该关闭 DACs/ADC、然后 PLL 系数发生变化、然后 ADC/DAC 重新加电。

USB 处理器应该具有某种固件来处理此问题。  它会知道数据速率何时发生变化。  如果 USB 处理器的 MCLK 保持不变、 则无需更改 PLL 系数 、只需更改分频器。  这可以稍微简化一些事情。

AIC3120的功能将取决于 USB 处理器的功能。

-Steve Wilson  

Steve、

我不希望大幅改变数据速率。 我的输入和输出数据速率与 MCU 上的音频数据缓冲器不是完全同步、因此我最终会得到一个缓冲器正在运行或正在运行。 我希望只对时钟速率进行少量调整、以使缓冲器同步。 我希望修改 PLL D 系数、因为我可以对时钟速率进行非常小的更改。

在我的实验中、我在没有关闭任何东西的情况下动态更改了 D 系数(以小步长)、但似乎没有任何中断。 这是不是强烈推荐的、还是对 D 系数的微小变化是可以的？

或者、调整主输入时钟是否是编解码器的更好方法？ 要比更改 PLL 系数更好？

或者、我是否会获得更好的跳过或填充样本结果？

谢谢、

Jacob、  

您能给我提供更多信息吗？  这似乎是一个处理器或软件问题、您正在尝试使用编解码器解决它...

您可以动态更改系数、 但以这种方式更改系数时、我无法保证 PLL 的功能。  

MCU 是音频总线主控吗？  它是否还为 MCLK 供电？

此致、

-Steve Wilson